集成电路设计EDA实验课程的教学优化

根据教学经验,阐述了对《集成电路设计EDA实验》课程教学的优化。这些优化包括课程开设时间、先前理论课程重点内容的复习、基于工业界主流EDA工具的实验平台的搭建和教学实例的选择。课程优化后的教学充分调动了学生学习的积极性,增强了学生的动手能力,使学生从整体上掌握了集成电路设计的流程,并与工业界接轨,提高了就业竞争力,达到了预期效果。

一种低功耗系统芯片的可测试性设计方案

低功耗技术,如多电源多电压和电源关断等的应用,给现代超大规模系统芯片可测试性设计带来诸多问题。为此,采用工业界认可的电子设计自动化工具和常用的测试方法,构建实现可测试性设计的高效平台。基于该平台,提出一种包括扫描链设计、嵌入式存储器内建自测试和边界扫描设计的可测性设计实现方案。实验结果表明,该方案能高效、方便和准确地完成低功耗系统芯片的可测性设计,并成功地在自动测试仪上完成各种测试,组合逻辑和时序逻辑的扫描链测试覆盏率为98.2%。

全数字延时锁定环的研究进展

全数字延时锁定环在现代超大规模系统芯片中具有极其重要的作用,被广泛地用于解决系统时钟的产生和分布问题,因此详细分析其研究进展具有一定的理论意义和实际应用价值.首先在分析延时锁定环工作原理的基础上,阐明了全数字延时锁定环相对于全模拟和混合信号延时锁定环具有的优点.其次详细阐述了全数字延时锁定环的发展过程、研究现状和存在的问题,尤其在指出传统逐次逼近寄存器延时锁定环存在谐波锁定、锁定时间没有达到理论值和死锁三个问题的基础上,对各种改进型逐次逼近寄存器延时锁定环的性能进行了对比分析.最后对全数字延时锁定环的未来发展趋势进行了展望.

改进的一阶1 bit Sigma-Delta调制器研究

为了改善量化噪声,提出了一种新的一阶1 bit Sigma-Delta调制器结构。通过对标准的一阶1 bit SigmaDelta调制器进行研究,指出了其量化噪声是非加性的,并且把输入和输出之差作为Sigma-Delta调制器的输入,进一步实现了输入信号的调制。理论推导得出新结构对正弦信号调制的信噪比比传统结构高6 dB,MATLAB Simulink仿真结果显示新结构带内噪声功率减小,为高性能的Sigma-Delta调制器提出了一种新的设计方法。

Al掺杂对HfO_2俘获层可靠性影响第一性原理研究

采用基于MS(Materials Studio)软件和密度泛函理论的第一性原理方法,研究了HfO2俘获层的电荷俘获式存储器(Charge Trapping Memory,CTM)中电荷的保持特性以及耐擦写性.在对单斜晶HfO2中四配位氧空位(VO4)缺陷和VO4与Al替位Hf掺杂的共存缺陷体(Al+VO4)两种超晶胞模型进行优化之后,分别计算了其相互作用能、形成能、Bader电荷、态密度以及缺陷俘获能.相互作用能和形成能的计算结果表明共存缺陷体中当两种缺陷之间的距离为2.216时,结构最稳定、缺陷最容易形成;俘获能计算结果表明,共存缺陷体为双性俘获,且与VO4缺陷相比,俘获能显著增大;Bader电荷分析表明共存缺陷体更有利于电荷保持;态密度的结果说明共存缺陷体对空穴的局域能影响较强;计算两种模型擦写电子前后的能量变化表明共存缺陷体的耐擦写性明显得到了改善.因此在Hf O2俘获层中可以通过加入Al杂质来改善存储器的保持特性和耐擦写性.本文的研究可为改善CTM数据保持特性和耐擦写性提供一定的理论指导.