半导体碳化硅衬底的湿法氧化

半导体碳化硅(4H-SiC)材料具有硬度高、脆性大、化学性质稳定等特点,一般使用化学机械抛光工艺来加工4H-SiC以获得超光滑平坦表面。湿法氧化作为单晶4H-SiC化学机械抛光的重要过程,直接影响着化学机械抛光的速率和表面质量。本文综述了目前单晶4H-SiC湿法氧化的研究现状,讨论了4H-SiC湿法氧化工艺所选用的氧化剂,如KMnO_(4)、H_(2)O_(2)、K_(2)S_(2)O_(8)等。在此基础上,进一步总结了常用的氧化增效方法,如光催化辅助氧化、电化学氧化、芬顿反应等,并从理论计算的角度分析了单晶4H-SiC湿法氧化的机理,最后展望了4H-SiC湿法氧化未来的研究方向。

半导体器件的长期贮存失效机理及加速模型

加速应力试验是评价长期贮存一次性使用半导体器件贮存可靠性的最重要途径之一。针对半导体器件不同的失效机理,选择合理、准确的加速应力模型,是定量分析半导体器件贮存寿命的基础。介绍了半导体器件在长期贮存时的主要失效机理及其加速应力模型,给出了这些模型的适用条件。

半导体器件老炼筛选试验设计

老炼筛选试验是有效剔除内含固有工艺缺陷的半导体器件,以及保证半导体器件使用可靠性的重要途径。本文阐述了半导体器件早期失效的基本概念,并给出了半导体器件早期失效率的预计方法。在此基础上提出了半导体器件老炼筛选试验设计方法,以期最大限度地保证半导体器件出厂后的使用可靠性。

半导体器件贮存可靠性快速评价方法

为解决复杂环境下半导体器件的贮存可靠性评估问题,结合半导体器件的贮存失效机理及其寿命-应力模型,提出了基于多贮存应力加速寿命试验的半导体器件贮存可靠性评估方法。在此基础上,以某款中频对数放大电路为研究对象,通过对加速寿命试验结果的分析,获得了电路在规定贮存时间下的可靠度。

单轴应变Si n型金属氧化物半导体场效应晶体管源漏电流特性模型

本文在建立单轴应变Si n型金属氧化物半导体场效应晶体管迁移率模型和阈值电压模型的基础上,基于器件不同的工作区域,从基本的漂移扩散方程出发,分别建立了单轴应变Si NMOSFET源漏电流模型.其中将应力的影响显式地体现在迁移率和阈值电压模型中,使得所建立的模型能直观地反映出源漏电流特性与应力强度的关系.并且对于亚阈区电流模型,基于亚阈区反型电荷,而不是采用常用的有效沟道厚度近似的概念,从而提高了模型的精度.同时将所建模型的仿真结果与实验结果进行了比较,验证了模型的可行性.该模型已经被嵌入进电路仿真器中,实现了对单轴应变Si MOSFET器件和电路的模拟仿真.

(100)Si基应变p型金属氧化物半导体[110]晶向电导率有效质量双椭球模型

利用应变技术和沟道晶向工程技术,均可有效增强Si基金属氧化物半导体器件的性能.本文提出了(100)Si p型金属氧化物半导体(PMOS)[110]晶向电导率有效质量双椭球模型,从理论上解释了Si PMOS[100]晶向沟道空穴迁移率为[110]晶向沟道空穴迁移率1.15倍的原因.基于(100)Si基应变PMOS反型层E-k关系,拓展应用该模型,首先获得了(100)Si基应变PMOS反型层价带第一子带等能图,然后给出了(100)Si基应变PMOS器件反型层[110]晶向空穴电导率有效质量模型.本文的模型方案合理可行,可为Si基应变PMOS器件的研究与设计提供有价值的参考.

γ射线总剂量辐照对单轴应变Si纳米n型金属氧化物半导体场效应晶体管栅隧穿电流的影响

基于γ射线辐照条件下单轴应变Si纳米n型金属氧化物半导体场效应晶体管(NMOSFET)载流子的微观输运机制,揭示了单轴应变Si纳米NMOSFET器件电学特性随总剂量辐照的变化规律,同时基于量子机制建立了小尺寸单轴应变Si NMOSFET在γ射线辐照条件下的栅隧穿电流模型,应用Matlab对该模型进行了数值模拟仿真,探究了总剂量、器件几何结构参数、材料物理参数等对栅隧穿电流的影响.此外,通过实验进行对比,该模型仿真结果和总剂量辐照实验测试结果基本符合,从而验证了模型的可行性.本文所建模型为研究纳米级单轴应变Si NMOSFET应变集成器件可靠性及电路的应用提供了有价值的理论指导与实践基础.

氮化硅膜致小尺寸金属氧化物半导体晶体管沟道单轴应变物理机理

应力作用下MOS性能可显著提升,小尺寸MOS沟道中单轴应力的引入可通过在MOS表面覆盖淀积SiN膜实现.虽然该工艺已广泛应用于MOS性能的提升,但有关SiN膜致MOS沟道应力的产生机理、作用机理,以及SiN膜结构与MOS沟道应力类型关联性等方面的研究仍需深入探讨.本文基于ISE TCAD仿真,提出了分段分析、闭环分析和整体性分析三种模型.通过对Si MOS源、栅、漏上多种SiN膜淀积形式的深入分析,揭示了SiN膜致MOS沟道应力产生与作用物理机理.研究发现:1)"台阶"结构是SiN膜导致MOS沟道应变的必要条件;2)SiN膜具有收缩或者扩张的趋势,SiN膜主要通过引起MOS源/漏区域Si材料的形变,进而引起沟道区Si材料发生形变;3)整体SiN膜对沟道的应力等于源/漏上方SiN膜在源/漏所施加的应力、"闭环结构"对沟道内部所施加的应力以及SiN膜的完整性在沟道产生的应力的总和.本文物理模型可为小尺寸MOS工艺制造,以及MOS器件新型应力引入的研究提供有价值的参考.

电子辐照对4H-SiC MOS材料缺陷的影响

4H-SiC金属氧化物半导体(MOS)基器件在电子辐照环境下应用时可能产生新的材料缺陷,导致其电学性能发生退化。本文选取结构最简单的MOS基器件(4H-SiC MOS电容器)为对象,研究了一系列电子辐照剂量下材料缺陷的演变情况。在10 MeV电子束下对MOS样品进行30、50、100、500、1 000 kGy剂量的辐照,对辐照前、后样品进行深能级瞬态谱测试(DLTS)和电容-电压(C-V)曲线表征。DLTS实验结果表明,低剂量电子辐照前、后4H-SiC/SiO_(2)界面及近界面处的缺陷没有发生明显变化,而高剂量辐照导致双碳间隙原子缺陷的构型发生了改变,演变后的构型能级位置更深,化学结构更加稳定。C-V曲线测试结果发现,不同电子辐照剂量导致MOS电容器平带电压发生不同程度的负向漂移,这很可能是SiO_(2)氧化层中氧空位数量和4H-SiC/SiO_(2)界面及近界面处缺陷数量共同影响的结果。本文研究结果对研发和优化抗电子辐照的4H-SiC MOS制备工艺具有一定的参考价值。

电压稳定剂接枝改性对500 kV直流XLPE电缆材料电气性能的影响

为了研究4-乙酰氧基苯乙烯(AOS)电压稳定剂接枝改性对500kV高压直流交联聚乙烯(XLPE)电缆材料在不同温度、电场强度和接枝含量下的电气性能的影响,该文通过熔融接枝法制备了不同含量的AOS接枝XLPE(XLPE-g-AOS)试样,通过扫描电子显微镜、傅里叶红外光谱和差示扫描量热实验分别表征试样的微观形貌、理化结构和结晶特性,对试样进行了直流电导电流、空间电荷、直流击穿、热刺激去极化电流测量,得到试样在不同温度和电场强度下的电气性能参数,结合量子化学计算分析了AOS接枝对XLPE复合材料陷阱特性和电荷输运的影响。结果表明:AOS接枝使试样断面形貌更加粗糙,而较高含量接枝会出现纳米球形分散相;XLPE-g-AOS的熔融温度和结晶度比纯XLPE更高;AOS质量分数为3%的XLPE-g-AOS具有最大的浅陷阱能级和密度,且其在高温高电场下具有最低的直流电导率、最少的空间电荷积聚量、最小的电场畸变率和最高的直流击穿强度。接枝AOS引入了更深且更多的浅陷阱,形成了均匀致密的浅陷阱点阵,阻碍了载流子迁移。

光器件应用改性Ge的能带结构模型

Ge为间接带隙半导体,通过改性技术可以转换为准直接或者直接带隙半导体.准/直接带隙改性Ge半导体载流子辐射复合效率高,应用于光器件发光效率高;同时,准/直接带隙改性Ge半导体载流子迁移率显著高于Si半导体载流子迁移率,应用于电子器件工作速度快、频率特性好.综合以上原因,准/直接带隙改性Ge具备了单片同层光电集成的应用潜力.能带结构是准/直接带隙改性Ge材料实现单片同层光电集成的理论基础之一,目前该方面的工作仍存在不足.针对该问题,本文主要开展了以下三方面工作:1)揭示了不同改性条件下Ge材料带隙类型转化规律,完善了间接转直接带隙Ge实现方法的相关理论; 2)研究建立了准/直接带隙改性Ge的能带E-k模型,据此所获相关结论可为发光二极管、激光器件仿真模型提供关键参数; 3)提出了准/直接带隙改性Ge的带隙调制方案,为准/直接带隙改性Ge单片同层光电集成的实现提供了理论参考.本文的研究结果量化,可为准/直接带隙改性Ge材料物理的理解,以及Ge基光互连中发光器件有源层研究设计提供重要理论依据.

温度和掺杂含量对有机硅弹体/八乙烯基-笼型倍半硅氧烷纳米复合材料绝缘性能的影响

为了研究温度和掺杂含量对有机硅弹体/八乙烯基-笼型倍半硅氧烷(SE/OV-POSS)纳米复合材料绝缘和热学性能的影响,该文制备了纯有机硅弹体及不同掺杂含量的SE/OV-POSS纳米复合材料,对材料进行了SEM断面形貌表征、傅里叶红外光谱测量、热重分析、交联度实验、热刺激去极化电流测试、不同温度下介电谱和直流电导率测量,以及不同电场强度下的量子化学计算,分析了掺杂含量对SE/OV-POSS纳米复合材料交联网络的影响,以及温度对纳米复合材料电荷传输的作用机制。结果表明:掺杂质量分数为3%的OV-POSS可以与有机硅弹体基体形成密集的交联网状结构,有效抑制基体分子长链段发生介电弛豫运动,使纳米复合材料的热分解温度、交联度、α弛豫温度和陷阱能级显著增大;在20℃和120℃下,OV-POSS的未反应乙烯基和无机内核在纳米复合材料中分别起到深电子陷阱和深空穴陷阱作用,阻碍电极注入的载流子在材料内部传输,导致纳米复合材料的直流电导率小于纯有机硅弹体;然而在220℃下,纳米复合材料内部的大量热电子激发导致其绝缘特性的劣化。上述研究结果表明,适量掺杂的OV-POSS可以有效提升有机硅弹体在20℃和120℃下的绝缘性能。

碳化硅单晶加工对晶片表面质量的影响

碳化硅(4H-SiC)晶片加工是制备高品质衬底晶圆的关键工艺,衬底晶圆的表面质量直接影响外延薄膜以及后续器件的性能。本研究通过对4H-SiC晶片经线切割、磨削、研磨、抛光等不同加工工序后对应的表面形貌、粗糙度、机械性质和晶体质量的分析,发现晶片加工通过逐步去除线切割引入的表面损伤层,提高了晶片表面质量。4H-SiC晶片C面和Si面机械性质存在各向异性,C面材料韧性相对较差,加工过程中发生脆性断裂的程度更大,导致C面材料去除速率较快,表面形貌和粗糙度相对较差。

6H-SiC体材料在SF6/O2混合气体中的ICP刻蚀

采用SF6/O2作为刻蚀气体,对单晶6H-SiC材料的感应耦合等离子体(ICP)刻蚀工艺进行了研究。分析了ICP功率、偏置电压、气体混合比等工艺参数对刻蚀速率和刻蚀质量的影响。结果表明,刻蚀速率随着ICP功率及偏置电压的增大而提高,刻蚀表面质量随偏置电压及O2的含量的增大而降低,而ICP功率的变化对刻蚀质量影响不大。混合气体中O2含量为20%时刻蚀速率达到最大值,同时加入氧气后形成易于充电的SiFxOy中间层,从而促进了微沟槽的形成。

满足链路时序的RFID低功耗基带处理器

提出了一种满足EPCglobal Gen2协议对链路时序规定的射频识别(RFID)标签芯片低功耗数字基带处理器的设计。该设计将全局时钟设定为反向散射频率(BLF)的二倍频率2BLF,建立基带数据处理时间和BLF的关系;并采用门控时钟、行波计数器及状态编码等技术降低基带处理器功耗。该芯片经TSMC 0.18μm RF工艺流片验证,实测结果表明,提出的基带处理器完全满足协议中关于链路时序的要求,功耗降低了22.46%,面积减少了18.03%,标签识别速率最高为96.3次/s,识别距离可达6.8 m。

第一性原理研究应变Si/(001)Si1-XGeX能带结构

应变SiCMOS技术是当前研究发展的重点,其材料的能带结构是研究设计高速/高性能器件和电路的理论基础。基于密度泛函理论框架的第一性原理平面波赝势方法对双轴应变Si/(001)Si1-XGeX(X=0.1～0.4)的能带结构进行了研究,结果表明:应变消除了价带带边和导带带边的简并度;应变几乎没有改变电子有效质量,而沿[100]方向空穴有效质量随着Ge组份的增加而显著变小;导带劈裂能、价带劈裂能、禁带宽度与Ge组份X的拟合结果都是线性函数关系。以上结论为Si基应变MOS器件性能增强的研究及导电沟道的应力与晶向设计提供了重要理论依据。

小尺寸器件栅隧穿电流预测模型

针对具有超薄氧化层的MOS器件,使用积分方法,提出了一个新的栅隧穿电流与氧化层厚度关系的理论预测模型,在此基础上使用HSPICE对MOS器件的特性进行了详细的研究,并定量分析了器件的工作情况,预测了在栅隧穿电流的影响下小尺寸器件的特性变化趋势。使用BSIM 4模型进行仿真的结果与所提出的理论模型相符合。

基于BLF时钟的RFID低功耗数字基带设计

提出了一种符合ISO/IEC 18000-6C协议中关于时序规定的射频识别(RFID)无源标签芯片低功耗数字基带处理器的设计。基于采用模拟前端反向散射链路频率(BLF)时钟的方案,将BLF的二倍频设置为基带中的全局时钟,构建BLF和基带数据处理速率之间的联系;同时在设计中采用门控时钟和行波计数器代替传统计数器等低功耗策略。芯片经TSMC 0.18μm CMOS混合信号工艺流片,实测结果表明,采用该设计的标签最远识别距离为7 m,数字基带动态功耗明显降低,且更加符合RFID协议的要求。

按比例缩小器件栅隧穿电流分析模型

为了揭示半导体器件的栅隧穿电流与氧化层厚度之间的关系和MOS器件的静态特性,提出了一个栅隧穿电流与氧化层厚度关系的理论计算模型.采用SiO2作为绝缘层介质并将晶体管尺寸按比例缩小,对于具有超薄氧化层的MOS器件,使用双重积分的方法构造计算模型,利用HSPICE对MOS器件的特性进行了详细研究,定量分析了MOS器件的工作情况,预测了在栅隧穿电流的影响下按比例缩小晶体管的特性变化趋势.利用BSIM4模型进行仿真的结果与所提出的理论模型相符合,为将来的电路设计提供了理论和实验依据.

微带线碳化硅E类功率放大器设计

SiC MESFET由于其高击穿电压和低输出电容,适合用于设计E类功率放大器。设计了一种结构简单的微带线拓扑E类负载网络,可以匹配至标准电阻,且抑制高至5阶的谐波。用ADS软件进行电路仿真,在2.14 GHz频率点下,峰值功率附加效率(PAE)为70.5%,漏极效率可达80%,功率增益约为10 dB。