一种优化芯片测试时间的方法

为了减少芯片测试时间,降低芯片测试成本,介绍一种基于智能卡芯片的测试时间优化的方法。通过分析大生产的测试数据,对测试流程、测试程序以及测试向量进行优化,在保证质量的前提下,对测试项进行优化,提高测试效率,测试时间减少19.623%,从而有效降低成本,提高生产能力。

使用PERC的ESD设计版图验证流程

随着半导体加工工艺的不断进步,对于ESD保护设计的挑战越来越大。在版图设计质量对于ESD性能影响极大的前提下,如何通过用工具重复的方式代替人工检查的方式来提高设计物理验证效率,是增强设计质量的重中之重。现存市场上成熟稳定的验证工具很多,但是如果具体到某个特定设计上,则普遍体现出对于ESD需求支持并不充分,需要自己针对设计的需求进行二次定制的特点。针对于此,本文以一个具体案例为引子,通过阐述从提出需求到完成验证工具二次定制规则文件编写这一过程,探究PERC工具应用于ESD版图检查的具体方法。