具有高驱动能力的CMOS级联式电压倍增器设计与实现

为了提高大负载条件下的驱动能力,提出了一种新的级联式电压倍增器VM(Voltage Multiplier),适用于RF能量采集应用。在传统差分驱动整流器的基础上,首先将输入RF信号进行电平位移。然后,该信号用于驱动由栅极交叉耦合晶体管构成的下一级,增加了提出架构的负载驱动能力。采用标准的0.18μm CMOS技术对提出架构进行了实现。负载电容为固定值20 pF时,分别在不同ISM频率和负载电阻条件下,对传统级联式VM和提出的VM电路进行了测量。测量结果显示,与传统电路的测量结果相比,在5 kΩ、20 pF的目标负载条件下,当频率值为13.56 MHz、433 MHz和915 MHz时,最大功率转换效率提升了5%(最小)。