卷积-RS级联译码器并行帧同步算法及实现

针对卷积-RS码级联译码器中的帧同步问题,提出了一种高速并行结构。该结构采用符号域同步算法替代传统的比特域同步算法,克服了传统级联译码器中帧同步器的速率瓶颈。该算法使用多路并行相关,再由状态机根据各路相关结果进行同步判断。设计中同时考虑了帧头容错和抗滑码功能。在Stratix II FPGA上,该帧同步器结构的实现可以达到1.2 Gbit/s以上的数据处理速率。