SoC时代的IP

SoC时代已经来临,对于所有的SoC设计师来说都面临着巨大的挑战。SoC是基于IP的设计,同时还要包括Firmware、Software、Driver等等软件的成分,同时SoC设计本身又是一个复杂的系统,因此对系统级的设计和验证又提出了与ASIC设计不同的要求,同时又要考虑设计成本的因素。从产业链的角度来看,要解决这些挑战,应该从最基本的问题IP着手。本文主要阐述了目前SoC设计以及IP流通中存在的困难,以及对于如何解决这些困难的一些观点。

一种通过逻辑记录实现信号全可视的快速仿真方法

本文介绍了一种采用通用FPGA实现的前端验证功能仿真方法,该方法可以实现快速仿真验证,并具有接近硬件仿真器的速度和软件仿真器的灵活性。

利用S2C Stratix IV TAI LM进行SoC原型验证的方法学

FPGA原型验证是一种在FPGA上搭建SoC和ASIC设计原型的方法学,可以方便的进行硬件验证和早期软件开发。此方法学也称为ASIC原型验证或SoC原型验证。在FPGA上搭建SoC和ASIC设计原型已经成为验证硬件设计和早期软硬件协同设计的主流方法学。现在的设计者都已经认识到了FPGA原型验证的重要性，但是设计者在进行FPGA原型验证的时候常常要面临许多挑战和困难.

升级FPGA原型验证系统到V7-2000T的几大优势

Xilinx已经对其Vivado开发套件进行过5次版本升级，Virtex－7FPGA的设计流程已经相当成熟。而且V7—2000TFPGA的价格已经降至适合大规模应用的合理水平，这为V7—2000T的早期用户也带来了福音：如今您可以复制更多的平台用于并行开发以缩短开发周期。对此我归纳出了需要将您的SoC／ASIC原型验证平台升级至Virtex-72000T的五大理由。

使用基于FPGA的原型征服物联网的挑战

随着时代的不断进步，需要连接的设备的需求正在急剧增加.比如通常我们希望自己所拥有的电子设备都能够互联，并能够通过互联网进行控制。然后事与愿违，实际上只有少数的设备能够互联，但是需求依然存在，开发者也越发认识到我们生活在互联世界。

基于Virtex-7FPGA实现亿万门级SoC原型验证

随着SoC容量增大以及用到的高速接口增多，单个FPGA已不能满足现代深亚微米设计的验证需求，需要采用新的验证平台进行SoC原型验证。