抗功耗分析攻击的安全RISC-V处理器研究

为了消除功耗分析攻击的威胁,同时保证处理器的低功耗和高性能,提出了一种安全RISC-V处理器的实现方法.此安全处理器支持两种工作模式:安全模式和普通模式,分别用来处理需要保护的敏感数据和可公开的非敏感数据.安全模式的实现方法是在寄存器传输层(RTL)应用面向域掩码(DOM)技术对处理器的所有数据通路进行保护,包括通用寄存器、算术逻辑单元和数据存储单元等,最终数据通路位宽由32位扩展到64位.同时,通过可配置架构设计,实现了普通工作模式,在此模式下处理器支持RV32IMC和RV64IMC指令集.为了降低总体资源消耗,普通模式下的数据通路均通过复用安全模式的部分资源实现.通过两种工作模式的切换,处理器既可以有效保护敏感数据,又可以降低系统总功耗.使用global foundry 40 nm标准工艺库对设计进行综合,结果改造后的安全处理器面积是原版的1.68倍.搭建处理器仿真与攻击平台,用于验证安全处理器执行指令时的正确性和安全性.分别在两种工作模式下执行相同的任务,结果显示安全模式的功耗是普通模式的6.45倍,证明了普通模式存在的优越性;在两种工作模式下分别采集两百万条功耗曲线进行差分功耗分析(DPA)攻击,结果在普通模式下敏感密钥被成功获取,而在安全模式下敏感密钥被有效保护;采用Welch’s t-test分别对两种工作模式的抗功耗分析攻击能力进行评估,结果显示在99.99%的置信度下,普通模式存在多处安全隐患,而安全模式全程不会泄露敏感信息.

IBIS Plus模型在DDR I/O抖动分析中的应用

在高速并联数字接口的设计中,如DDR接口,Simultaneously Switching Noise(SSN)可能会引起系统的噪声或时序裕量的减小,从而影响系统性能,故是一种需要认真分析的现象。在分析中,PISI仿真常用的I/OBuffer Information Specification(IBIS)模型并不能表征SSN导致的抖动,而通常的SSN分析方法是使用I/O的Spice模型进行系统级的仿真,其往往存在仿真时间极长、仿真收敛困难的问题。在本文中,IBISPlus模型被产生和验证,并应用到了对DDR接口的SSN和抖动分析中。结果表明,IBISPlus模型具有仿真精度高、仿真时间短、仿真收敛性好的优点,其为高速数字接口的SSN和抖动分析提供了一种新的高效可靠的的方法。

智能化变电站合并单元故障分析及改进措施

现代社会科学技术飞速发展的大环境下,智能化变电站自动化技术逐渐得以推广和应用,对合并单元的功能和性能要求也越来越高。智能化变电站合并单元的故障问题往往具有一定的复杂性和特殊性,本文就其故障问题进行简要分析,并提出有效的改进措施,以维护智能化变电站的稳定运行,仅供相关人员参考。