200 MHz甚高频低相位噪声时钟信号发生电路的设计与实现

高频、低相噪的时钟信号在电子系统中处于“心脏”的地位,而现代电子技术的发展对时钟信号的工作频率和相位噪声提出了更高的要求。对比研究了两种低噪声倍频方法(直接倍频以及混频方式)的噪声特性,建立了相位噪声模型,提出了相位噪声的抑制方法,并分别设计电路进行对比验证。实验结果表明,两种电路的相位噪声指标均接近理论值,其中通过降低混频参考与本振的相关性,混频方式可改善输出的相位噪声,与理论分析一致。

多基准终端星站钟差融合方法对比分析

随着科技的发展,国民经济、国防建设等行业对高精度时间的要求越来越高。目前通过标准时间复现系统可以实现2 ns以内的授时精度,但是仍然不能满足一些高精度时间频率用户的需求。当前使用的单一基准站在实际观测中会产生随机误差从而影响复现结果,为了将随机误差降到最小,提出了4种基于多基准终端的钟差数据融合方法,用于提高系统中标准时间的复现精度。通过对这4种方法进行分析研究,发现通过将各个基准终端GPS(global positioning system)和BDS(Beidou navigation satellite system)的星站钟差数据分开进行3σ剔除粗差后,再进行加权平均的方法,复现效果最优,可以有效解决只用单一基准终端数据所造成的复现精度低的问题,通过测试分析,相较使用单一基准终端,使用多基准终端的复现精度可由2 ns提升至0.35 ns。

一种基于D触发器的分频电路设计

分频器广泛应用于锁相环、时钟分配、仪器测量等领域,其噪声直接影响系统的指标。本文提出一种基于D触发器的简易分频电路,通过几种常见基础器件组合,获得低相位噪声的分频信号,有效弥补传统模拟分频技术构成复杂、低频难以处理的缺点以及解决传统数字分频技术严重恶化相位噪声指标的问题。本文设计实现10分频验证电路,测试了10MHz分成1MHz的输入输出信号的相位噪声指标,结果表明电路输出1MHz信号的近端相位噪声优化程与理论值一致。