纳米尺度超低漏电ESD电源钳位电路研究

提出一种新型超低漏电ESD电源钳位电路。该电路采用具有反馈回路的ESD瞬态检测电路,能够减小MOS电容栅极–衬底之间电压差,降低电路的泄漏电流,抑制ESD泄放器件的亚阈值电流。65 nm CMOS工艺仿真结果表明,在电路正常上电时,泄漏电流只有24.13 nA,比传统ESD电源钳位电路的5.42μA降低两个数量级。

高k栅介质SOI nMOSFET正偏压温度不稳定性的实验研究(英文)

对高k栅介质SOI nMOSFET器件的PBTI退化和恢复进行实验研究,并且与pMOSFET器件的NBTI效应进行比较,分析PBTI效应对阈值电压漂移、线性及饱和漏电流、亚阈摆幅和应力诱导漏电流的影响。结果显示,PBTI的退化和恢复与NBTI效应具有相似的趋势,但是PBTI具有较高的退化速率和较低的恢复比例,这会对器件的寿命预测带来影响。最后给出在PBTI应力条件下,界面陷阱和体陷阱的产生规律及其对器件退化的影响。

SOI高压器件热载流子退化研究(英文)

提出一种可以表征STI型LDMOS器件各个区域界面陷阱密度分布的测试方法——MR-DCIV,利用该方法得到包括LDMOS器件的沟道区、积累区和漂移区在内的LDMOS器件界面陷阱密度在多种热载流子应力条件下的产生退化规律。针对界面陷阱的位置对LDMOS器件电学特性的影响进行分析,结果显示,在最大衬底电流应力模式下,产生的导通电阻退化最为严重,从而揭示不同于传统MOSFET器件导致LDMOS器件热载流子退化的机理。

新一代存储技术：阻变存储器

阻变存储器具有存储单元结构简单、工作速度快、功耗低、有利于提高集成密度等诸多优点,受到广泛的关注。作者论述了RRAM的基本结构和工作原理,并介绍了三维集成和多值存储等RRAM新型技术。

基于FPGA与DLP的体三维显示系统设计方法与研究

提出一种基于FPGA和DLP的旋转体三维图像生成系统的设计方法。该方法使用FPGA搭建成像处理单元,对图像抖动与图层叠加算法处理后的合成图像视频流进行传输控制。视频流经SD卡存储控制单元、DDR2高速内存控制单元、像素帧处理和HDMI高清图像发送模块,由DLP投影仪内的图像处理单元进行解码,并将解码后的数字信号转化为光信号,投射到高速旋转接收屏。该方法可使观测者在不佩戴3D眼镜的情况下,从高速旋转屏中观看到物体多角度的三维空间立体图像。

适用于低电源电压的快速预充Flash灵敏放大器

提出一种新型快速预充Flash灵敏放大器,能够实现在低电源电压下的快速工作。采用反相器反馈控制的预充电路模块,使得预充速度得以提升。还提出新型快速预充Flash灵敏放大器的改进型,进一步使用反相器构成参考电压发生电路,取消电流源模块,从而降低功耗。新型电路在速度和功耗上有较大改善,65 nm CMOS工艺条件下仿真结果表明,相比传统结构,新结构预充速度提高15%,功耗降低14%。

用于北斗二代/GPS接收机的低功耗自动增益控制策略(英文)

提出一种用于北斗二代/GPS兼容系统的自动增益控制策略,并采用数模混合的结构实现55 dB增益控制范围及简单的反馈控制环路。此策略通过复用模数转换器的采样结果,自动调整电压控制增益放大器和数控增益放大器的增益。与传统自动增益放大器相比较,无需功率检测器或者检波器,大大降低了功耗水平。此增益控制策略在台积电0.18?m工艺下进行验证。测试结果显示其建立时间小于1 ms,仅消耗2 mA功耗,符合在北斗二代和GPS系统对自动增益控制电路的指标要求。

一种基于TLP输入的系统级ESD模型分析方法（英文）

基于已有的传输线脉冲发生器(TLP)与IEC 61000-4-2应力的等效关系,提出一种以TLP应力作为输入的系统级模型分析方法。与传统的IEC应力作为系统输入的分析方法相比,该方法解决了对流入待测器件(DUT)残余能量的计算不够精确的问题,同时提高了DUT失效预测方面的精准性。通过SPICE仿真,预测了上述两种应力作为系统输入的DUT失效情况。通过相应的印制电路板(PCB)的实测验证,进一步说明新提出的方法能够提高系统级失效预测的精准性。

新型高速低功耗显式脉冲触发器电路设计

提出了两种新型脉冲触发器结构——EXPAND触发器和EXPAND-TG触发器.同传统结构相比,新结构一方面通过减小中间节点电容提高电路充放电速度,另一方面通过消除信号竞争避免直流短路电流对电路速度和功耗的影响.同其他文献报道的结构相比,新结构在功耗和速度上均有明显的改进.