随着集成电路规模不断扩大,芯片的集成度和密度越来越高,SiP系统集成封装技术应用越来越广泛,在ATE(Automatic Test Equipment,自动测试设备)上面临着更多的挑战。多芯片封装的同时也带来了巨大的测试量,研究和优化测试方法、缩短测试时...随着集成电路规模不断扩大,芯片的集成度和密度越来越高,SiP系统集成封装技术应用越来越广泛,在ATE(Automatic Test Equipment,自动测试设备)上面临着更多的挑战。多芯片封装的同时也带来了巨大的测试量,研究和优化测试方法、缩短测试时间,提升测试效率具有现实意义。针对SiP的电路结构和测试需求,提出一种基于ATE的SiP测试优化方案,满足测试要求,应用于多种可编程逻辑器件测试,对其他电路也具有较强的通用性。展开更多
随着超大规模集成电路向着高密度、高频方向发展,保证高速信号的可靠传输成为封装电学设计中的关键。完成了一款转换速率为2.5 GS/s的14 bit DAC陶瓷外壳封装设计,利用芯片、封装和PCB的协同设计,保证了关键差分信号路径在2.5 GHz以内...随着超大规模集成电路向着高密度、高频方向发展,保证高速信号的可靠传输成为封装电学设计中的关键。完成了一款转换速率为2.5 GS/s的14 bit DAC陶瓷外壳封装设计,利用芯片、封装和PCB的协同设计,保证了关键差分信号路径在2.5 GHz以内插入损耗始终大于-0.8 d B,满足了高速信号的传输要求;并结合系统为中心的协同设计和仿真,对从芯片bump到PCB的整个传输路径进行了仿真和优化,有效降低了信号的传输损耗和供电系统的电源地阻抗。展开更多
文摘随着集成电路规模不断扩大,芯片的集成度和密度越来越高,SiP系统集成封装技术应用越来越广泛,在ATE(Automatic Test Equipment,自动测试设备)上面临着更多的挑战。多芯片封装的同时也带来了巨大的测试量,研究和优化测试方法、缩短测试时间,提升测试效率具有现实意义。针对SiP的电路结构和测试需求,提出一种基于ATE的SiP测试优化方案,满足测试要求,应用于多种可编程逻辑器件测试,对其他电路也具有较强的通用性。
文摘随着超大规模集成电路向着高密度、高频方向发展,保证高速信号的可靠传输成为封装电学设计中的关键。完成了一款转换速率为2.5 GS/s的14 bit DAC陶瓷外壳封装设计,利用芯片、封装和PCB的协同设计,保证了关键差分信号路径在2.5 GHz以内插入损耗始终大于-0.8 d B,满足了高速信号的传输要求;并结合系统为中心的协同设计和仿真,对从芯片bump到PCB的整个传输路径进行了仿真和优化,有效降低了信号的传输损耗和供电系统的电源地阻抗。