杭州国芯在地面国标和直播卫星产业大有可为

芯片产品领域可以分为几块：数字信号的传输，涉及各国标准都不一样；数字信号处理，主要是音视频的压缩和解压缩；还有视频显示：主要是去隔行、图像缩放、边缘增强及抗锯齿等。

杭州国芯与数字电视产业共成长

杭州国芯科技有限公司成立于2001年，公司主业为数字音视频（数字电视）集成电路的设计和销售。到目前，我们已经累积销售芯片超过4000万颗：保持了每年超过100％的成长率。2009年销售目标为3．5亿人民币。

基于FPGA的课外科技活动实验系统的设计

本文开发了一套基于FPGA的课外科技活动实验系统。它具有通用、灵活、易扩展和数据处理能力强等优点,可以实现多种综合实验项目的开发,且易于在电子设计竞赛等科技活动中应用。此系统的开发对提高学生的硬件开发能力、解决实际问题的能力及创新能力都有非常积极的作用。

积木式课外科技活动实验系统

本文讨论了笔者开发的积木式课外科技活动实验系统。该实验系统具有可重构、灵活、易扩展、兼具数据处理和控制等特点,因此可以实现多种应用设计的开发。学生在课堂之外利用本系统能够独立动手实践,熟悉基本的电子电路知识,提高软硬件开发能力和创新能力。

一种设计IIR数字滤波器的参数化方法

基于连续时间状态空间结构和广义双线性变换,提出了一种设计无限冲激响应(IIR)数字滤波器的参数化方法.优点是稳定区域包含了整个参数空间,因此可以采用无约束优化方法.给出了仿真实例,并与已有的设计方法进行了比较,其通带波动、阻带衰减、群迟延等性能更为优越.

基于随机延时注入的跨时钟域信号验证方法

为了应对现代SOC复杂的时钟结构给跨时钟域信号处理带来的隐患,分析了跨时钟域信号产生的亚稳态现象的根本原因和常用的跨时钟域信号的处理方法,针对跨时钟域信号处理难以验证的问题,提出了基于随机延时注入的跨时钟域仿真验证方法.通过将亚稳态现象抽象成采样数据在时钟上的随机抖动,使得芯片设计的RTL前仿真在没有时钟树物理信息的情况下能够模拟出亚稳态效应.分析结果表明此方法能够完成SOC芯片的跨时钟域信号的功能验证.

基于格型结构的IIR数字滤波器硬件实现

注入式和抽头式相结合的格型结构具有低有限字长效应,采用遗传算法可以高效地找到合适的离散参数,用较低的复杂度实现期望的滤波器性能指标.基于该结构提出一种IIR(无限冲激响应)数字滤波器的硬件实现方法,采用Verilog HDL语言进行编程,并通过Quartus II软件进行仿真验证.该方法有助于IIR滤波器的高效低成本实现,促进其进一步实用化.

基于子项空间技术的低复杂度FIR滤波器实现

基于子项空间共享技术,利用硬件描述语言编程,在FPGA上对FIR数字滤波器进行了实现。该设计将常系数乘法模块用加法和移位操作来实现,并利用子项共享有效地减少加法器个数。综合结果表明,所提方法可以有效节省硬件资源,降低实现成本,适用于低功耗数字系统设计。

带残余补偿的外推冲激响应低成本FIR滤波器实现

基于带残余补偿的外推冲激响应设计技术,利用硬件描述语言编程在集成电路上对FIR数字滤波器进行了综合。该技术利用冲激响应的准周期特性近似滤波器系数,有效降低了FIR滤波器常系数乘法的复杂度,并通过残余补偿降低滤波器阶数,同时应用子项共享技术进一步减少加法器个数。综合结果表明所提方法可以有效节省高阶FIR滤波器硬件资源的消耗,适用于低成本数字系统设计。

高速率低功耗FIR数字滤波器实现

利用硬件描述语言在ASIC上对FIR数字滤波器进行了设计和综合。利用子项空间技术有效地减少了多常系数乘法中加法器的个数,并通过限制加法器深度来进一步降低高速率约束条件下的实现难度。综合结果表明,该方法可以有效降低硬件的实现面积,适用于高吞吐率低功耗的数字系统设计。

基于RAG-n算法的低成本FIR滤波器实现

基于FIR数字滤波器多常数乘法的图表示法,利用MATLAB对RAG-n算法进行了实现。通过仿真该算法在大多数情况下都可以高效地解决加法器优化问题,有效降低了FIR滤波器常系数乘法的复杂度。在FPGA上用Verilog HDL语言对优化实例进行了实现,其综合结果表明,该方法可以有效减少逻辑单元的消耗,适用于低成本数字系统设计。

基于FPGA与SDRAM的数字电视信号采集系统的设计与实现

本文为数字电视系统开发的需要实现了基于FPGA与SDRAM的数字信号采集系统。SDRAM可以提供大容量的存储空间。FPGA提供优秀的系统适应能力。该方案通过计算机并口实现FPGA与计算机的通信。

IC在后摩尔时代的挑战和机遇

后摩尔时代的特点 随着工艺线宽进入几十纳米的原子量级，反映硅工艺发展规律的摩尔定律最终将难以为继。于是，在后摩尔时代，充分利用成熟的半导体工艺技术，在单个芯片上实现更多功能与技术的集成已成为IC技术最重要的关注点，系统芯片（SoC）的出现意味着IC已经从当初的电路和规模集成，

基于比特重排的减少机顶盒芯片DDR接口SSN的方法

封装电感引起的SSN(Simultaneous Switching Noise,同步开关噪音)效应阻碍低成本QFP(Quad Flat Package,四方型扁平式封装)封装的机顶盒芯片的DDR SDRAM(Double Data Rate Static Random Access Memory,双速率静态随机访问存储器,DDR)接口的传输频率.本文利用视频数据的相关性,及DDR颗粒的数据比特可以任意交换的特点,提出对DDR接口数据进行数据比特重排的方法来降低SSN效应.视频解码器使用到的数据在二维空间上高度相关.在DDR接口版图设计时将高比特位的数据与低比特位的数据在空间上交错放置,可使得DDR接口的电流分布更加平衡,减少通过封装寄生电感的平均电流,最终减少SSN.本文提出的方法成功用于台积电55rm工艺高清机顶盒芯片的设计.QFP封装的样片的DDR接口传输速率达到1066Mbps.

基于外推补偿技术改进结构的低成本FIR滤波器实现

外推补偿技术利用FIR滤波器冲激响应的准周期特性进行系数外推,并将近似误差补偿回去,从而有效降低了多常系数乘法的复杂度,但延时链的增加是其固有特性,3种改进结构通过改变延时链位置来减小其位宽。综合结果表明,改变输入端延时链位置的改进结构能够进一步降低FIR滤波器的硬件实现成本,具有较好的实用性。

数字电视技术及其SOC芯片设计

数字电视技术是当前国际上快速发展的高新技术之一,本文概述了数字电视技术及其相关SOC 芯片设计的一些基本概念,对我国在这一领域的技术研究发展现状及芯片设计的最新进展作了说明。

基于动态Q学习的防碰撞算法的研究

在射频识别系统中防碰撞是很关键的技术之一,针对EPC-C1G2协议的防碰撞算法中Q值调节不够灵敏的不足,提出了一种双参数且参数动态变化调节Q值的改进算法(EDQ算法).在EDQ算法中,将单一参数C分为双参数Cs和Cc,分别用来调节空闲和碰撞时隙的Q值.通过大量的实验分析,提出了在不同Q值下双参数Cs和Cc的最优值.仿真实验表明,算法能够减少时隙的浪费,从而增大系统吞吐率,减少标签的识别时间.

数字电视发展与芯片技术进步

据市场研究公司iSuppli公司提供的数据表明,09年中国数字电视机顶盒的总出货量超过1亿台,中国已经成为全球最大的数字电视机顶盒制造基地,全球超过80%的数字电视机顶盒来自中国。

基于GX1001的数字有线机顶盒的设计

介绍用GX1001设计具有较强抗多径性能的数字有线机顶盒的方法,分析了信号的处理过程,并指出了设计中的应注意事项,给出了测试结果。