双闹钟数字时钟芯片设计

简述了一种双闹钟数字时钟芯片的设计分析 ,具体介绍了其中三态输入电路、可逆计数器、输出解码 /驱动器等电路的设计。这种数字时钟芯片用途广泛 ,外围电路简单 ,并可以选择利用电网的 5 0 /60 Hz作为频率基准和电源 ,适用于数字钟、钟控收音机产品的应用。

时延驱动的VLSI版图规划算法

本文提出了时延驱动布图规划（ＴｉｍｉｎｇＤｒｉｖｅｎＦｌｏｏｒｐｌａｎｎｉｎｇ）的思想。在用改进的广义力矢量法优化功能单元间连线时延的同时，运用非线性规划的方法进一步优化关键路径上功能单元的时延及连线时延，结果表明，这是一种有效的优化版图时延的方法。