倾斜梳齿的MEMS电容式传感器惯性脉冲响应特性研究

DRIE(Deep Reactive Ion Etching)工艺加工的高深宽比梳齿电容不能保证绝对平行.本文在考虑低真空空气阻尼力的同时,研究了梳齿电容倾斜的MEMS传感器对脉冲惯性信号的响应,并分析了DRIE工艺因素对器件性能的影响.研究结果表明,当传感器为没有静电力反馈的双边电容结构时,梳齿电容的不平行对传感器的响应位移、惯性脉冲响应线性度范围影响明显,且随着封装真空度增加而加重.若传感器有静电力反馈,惯性脉冲响应的灵敏度降低,但DRIE工艺因素的影响程度降低.为了抑制DRIE工艺导致的梳齿电容不平行因素的影响,文中还设计了一个新型的变电容面积的MEMS惯性传感器,并用ANSYS初步分析了其性能,设计了其详细的制作工艺流程.

可重用IP核设计技术研究

介绍了SoC设计方法和IP复用技术现状,探讨了可重用软IP和硬IP的设计方法、软IP设计应遵循的基本原则以及硬IP设计中的接口设计、时钟设计、测试结构设计和布局布线设计等若干个关键技术问题。基于硬IP设计思想,设计一锁相频率合成器IP模块,该模块由5个电路模块构成,集成了频率合成及自动调谐所需的主要部件。该模块在CSMCHJ的0.6μmCMOS工艺线上流片。

基于RESURF理论的SOI LDMOS耐压模型研究(英文)

对SOI LDMOS器件的击穿电压进行了研究,建立了适用于该器件的RESURF耐压模型,获得了表面电势和电场分布解析表达式,给出了SOI LDMOS器件漂移区的最优浓度,在此基础上将该模型嵌入半导体工艺模拟以及器件模拟软件(Sen-taurus TCAD)中,并对SOI LDMOS器件的表面电场分布、击穿特性和I-V特性进行了仿真,得到的仿真结果验证了模型可以精确的表征SOI LDMOS器件的耐压。

二轴联动控制器平面轨迹速度规划问题研究

二轴联动控制器在金属表面刻画图案软件部分的研究,包括轨迹模拟、速度规划、拐角处理和时间最优四个方面问题的讨论。通过分析梯形速度规划算法,指出该算法在运行过程中出现的缺点。同时依据加速度连续原则,采用五段S型曲线的速度控制算法,在拐点处则采用内切圆轨迹近似拟合。经检验,S型速度规划算法一定程度上减小了机械振动噪声和震荡。

RFID防碰撞算法的研究进展与应用

随着射频身份识别(RFID)技术应用在诸多新的领域,其防碰撞问题日显突出。文中介绍了RFID中标签防碰撞和阅读器防碰撞算法与技术的研究进展,并指出了这些算法的优缺点。

RFoG回传信号光突发模式技术研究

RFoG回传信号光突发模式技术有效地解决了传统的HFC双向网存在的回传汇聚噪声大和带宽瓶颈的问题。RFoG技术主要使用了调幅调制技术来实现回传信号光突发模式,同时在突发模式中使用双向滤波器减少了正反向信号的相互影响,因此较好实现了在回传的输入电平只有达到某一阈值时才能使激光器产生相应的回传信号光。

集成电路故障诊断方法研究

集成电路的故障诊断分为故障检测和故障定位。以往的检测,只是施加测试以判断被测电路是否存在故障,但不能对故障进行定位、确定故障类型、明确故障发生的根本原因,必须进一步分析测试的结果,确定故障的性质,以便在集成电路设计或工艺环节进行改进。随着技术的不断发展,对芯片故障诊断特别是其中的故障定位的要求也越来越高。本文介绍了故障诊断的常见策略和基于电流的集成电路诊断方法。

基于BP神经网络的用电器分类识别技术的研究

针对样本与待测电器特征值的欧式距离分类方式在电器识别分类中的局限性,提出了一种基于BP神经网络的分类方法.以电流波形的15次谐波系数作为系统的输入,通过样本数据对神经网络模型进行训练获得分类网络,实现对负载的分类识别.通过实验和应用证明,对用电器能进行有效分类,对于容性和感性等非线性负载的分类识别率在80%以上.与基于欧式距离的分类识别方法相比,具有更高的稳定性、准确性和更强的包容性.

基于遗传算法和神经网络的故障电弧检测算法研究

由于采集的原始信号含有过多的干扰信号,首先在对信号分析之前对原始信号进行了降噪,,然后利用小波分析对非平稳和非线性的信号能够很好的分析其局部变化的特点,用于对故障电弧在时频域内的分解并提取了用于神经网络输入的多个相关特征量,同时在实验期间针对BP神经网络存在的容易陷入局部优化和训练过慢等特点,采用了遗传算法来对神经网络进行进一步的优化。实验结果表明,该直流电弧故障检测方法的判断准确率和误判率令人满意。

光学仿真算法的CAD系统实现

随着光电子集成和各种平面波导器件的集成度、复杂度越来越高以及光器件的结构越来越精密,用解析的方法对器件进行分析和设计已经无法实现。为实现光学器件的良好设计,以有限差分光束传播法(FD-BPM)为仿真算法开发了光学芯片仿真软件,实现了光波导器件的模拟仿真。由该仿真结果与Matlab仿真结果的对比可知,该仿真软件能达到显示波导状态的基本要求。

基于分段运算的直接频率合成技术研究

该文介绍了一种新的直接频率合成器实现方法,采用分段线性插值运算来拟合正弦函数,不需要ROM查找表。该方法使用具有分段连续的线性分段来近似正弦函数曲线的第一象限部分,根据正弦曲线的对称性,构成完整的正弦曲线。并结合电路结构进行优化设计,达到显著降低电路功耗,减少电路复杂度的目的。直接数字频率合成器的整个数字部分由Altera FPGA实现。

部分P/N埋层的高压SOI LDMOS研究

提出部分P/N型埋层(PBPL/PBNL)的高压SOI LDMOS结构,并对其进行研究分析。在横向方向,部分硅埋层可以引入额外的电场尖峰,从而改善表面电场分布,提高漂移区电荷容纳能力。在纵向方向,PBPL和PBNL都可以在埋氧层中引入更高的电场,因此击穿电压明显提高。同时由于漂移区可以有更高的电子浓度,导通电阻也大大降低。二维仿真结果表明,PBPL SOI和PBNL SOI结构分别得到296V和365V的击穿电压,传统SOI结构和N型埋层的SOI结构击穿电压仅为225V和231V。此外,PBPL SOI和PBNL SOI结构与传统SOI结构相比,导通电阻分别降低了31.7%和13.8%。最后,分析结果表明,将PBPL和PBNL结合起来也能够进一步改善器件性能。

孔的形状和排列方式对厚孔板微结构压膜空气阻尼的影响分析

本文对微结构上孔的形状和排列方式对压膜空气阻尼的影响进行了理论和模拟分析.理论研究表明对于不同厚度、不同排列方式下的孔单元阵列,若孔的总面积和孔单元面积均为常数,当孔数增加到某一值时有最小阻尼力,并用FEM工具ANSYS证明了该结论的正确性.结果还表明孔数对恒定尺寸微结构空气阻尼的影响随着结构厚度和孔数的增加而变得更加明显.分析结果对比表明在同样的尺寸条件下,孔方形排列微结构的空气阻尼小于孔蜂窝式排列微结构的空气阻尼,该现象随着孔单元面积的增加变得越明显,但是随着孔单元接近微结构的边界,阻尼之间的差距减小.研究结果可以用在高精度MEMS器件如MEMS地震检波器、MEMS光开关和MEMS红外光传感器等的优化设计中去.

梳齿的不平行对电容式微机械传感器阶跃信号响应的影响

分析了梳齿电容式传感器在三种电容驱动方式下,梳齿电容极板的不平行对传感器受到阶跃加速度信号作用时可靠工作条件的影响。得到了梳齿倾斜效应对传感器阶跃加速度响应影响的分析模型。结果表明梳齿电容在同样的电压驱动下,若电容极板的倾斜角变到0.5°时,对于单边电容结构、双边电容结构和有力反馈的双边电容结构,传感器能够承受的临界阶跃加速度分别变为电容极板完全平行时的0.34、0.44、0.52。并针对DRIE工艺刻蚀梳齿的原理,讨论了改进梳齿不平行的方法。

用于多处理器媒体SoC设计的实时总线调度优化策略

为了减少多处理器媒体系统芯片(SoC)总线任务调度过程中的处理器性能损失,从减少总线任务冲突的角度出发,提出了改变任务属性和调整任务优先级相结合的总线任务调度优化策略.在保证任务实时性的前提下,通过增加原有任务可执行时间,将原有任务划分为多个子任务,动态调整任务优先级,充分利用总线的空闲时间执行部分任务,减少了总线任务冲突,降低了处理器因等待数据源而引起的性能损失.将该方法应用于多处理器媒体系统芯片MediaSoC3221A的设计中,当进行运动图像专家组(MPEG)实时解码时处理器的性能损失从原来的4.7%减小到0.1%.

新型复合沟道Al_(0.3)Ga_(0.7)N/Al_(0.05)Ga_(0.95)N/GaN HEMT低相位噪声微波单片集成压控振荡器(英文)

设计并研制了一种新型复合沟道Al0.3Ga0.7N/Al0.05Ga0.95N/GaN HEMT(CC-HEMT)微波单片集成压控振荡器(VCO),且测试了电路的性能。CC-HEMT的栅长为1μm,栅宽为100μm。叉指金属-半导体-金属(MSM)变容二极管被设计用于调谐VCO频率。为提高螺旋电感的Q值,聚酰亚胺介质被插入在电感金属层与外延在蓝宝石上GaN层之间。当CC-HEMT的直流偏置为Vgs=-3V,Vds=6V,变容二极管的调谐电压从5.5V到8.5V时,VCO的频率变化从7.04GHz到7.29GHz,平均输出功率为10dBm,平均功率附加效率为10.4%。当加在变容二极管上电压为6.7V时,测得的相位噪声为-86.25dBc/Hz(在频偏100KHz时)和-108dB/Hz(在频偏1MHz时),这个结果也是整个调谐范围的平均值。据我们所知,这个相位噪声测试结果是文献报道中基于GaN HEMT单片VCO的最好结果。

微环辅助Mach-Zehnder光调制器的线性特性

分析了有损耗的多环辅助Mach-Zehnder(MZ)光调制器,获得了在偏置点处令二阶和三阶高次项同时为零的方程,并在此基础上解得单环和双环辅助下的设计参量的解析表达式.利用解析式可方便地得到在偏置点处二阶和三阶高次项同时为零的高线性MZ光调制器的设计方案.同时对微环辅助MZ光调制器的特性进行了分析.

一种基于概率解释的新型互连线时延Slew模型

基于概率解释的互连线时延模型具有效率高,实现简单,估计准确等特点,在亚100纳米工艺IC设计及验证中具有较好的应用前景。基于概率解释的互连线时延模型往往需要大量的查表计算,对效率及计算精度都存在一定的影响,而且有些模型不能进行Slew的估计。本文提出了一种基于BS统计分布的互连线时延模型,完全避免了查表运算而且可直接用于Slew估计。90纳米工艺TCAD仿真实验结果表明,该模型在效率、精度、实现难易程度等方面具有一定的优势,对亚100纳米VLSI静态时序分析及相关EDA工具开发也有一定的参考价值。

一种简化的VBIC模型和InGaP/GaAs HBT宽带放大器设计

采用一种新的简化VBIC模型对单、多指InGaP/GaAs HBT器件进行建模.测量和模型仿真I -V特性及其在多偏置条件下多频率点S 参数对比结果表明,DC^9GHz频率范围内,简化后的模型可对InGaP/GaAsHBT交流小信号特性进行较好的表征.利用建立的模型设计出DC^9GHz两级直接耦合宽带放大器,该放大器增益达到19dB,输入、输出回波损耗分别低于-10dB和-8dB.

基于扫描的VLSI全速测试方法

当工艺进入到超深亚微米以下,传统的故障模型不再适用,必须对电路传输延迟引发的故障采用延迟故障模型进行全速测试。给出了常用的延迟故障模型,介绍了一种基于扫描的全速测试方法,并给出了全速测试中片上时钟控制器的电路实现方案。对芯片进行测试,可以直接利用片内锁相环电路输出的高速时钟对电路施加激励和捕获响应,而测试向量的扫描输入和响应扫描输出则可以采用测试机提供的低速时钟,从而降低了全速测试对测试机时钟频率的要求。最后,对于全速测试方案提出了若干建议。