基于波形测试的异质结双极型晶体管器件负载失配影响分析

大功率电磁脉冲冲击下,射频集成微系统内部容易产生负载失配问题,严重者可能导致系统失效甚至损毁。采用实时的波形测试方法,对射频器件的负载失配进而导致器件损毁的机理进行了分析。该方法以矢量网络分析仪作为主要测试仪器,结合回波信号注入和相位参考模块获得待测器件实时电压电流波形,进而分析其负载失配影响机制。采用有源负载牵引技术模拟大功率耦合电磁脉冲注入,进行了电压驻波比39∶1的失配测试,大幅提升了测试范围。创新性地采用了谐波信号源注入模拟杂散谐波电磁干扰,评估器件的谐波阻抗失配特性。通过实际异质结双极型晶体管(HBT)器件测试的结果表明,基波的失配会造成负载端电压过大,增加器件的易损性;基波和谐波频率的干扰分量组合使得输出电压瞬态峰值升高,造成器件的损毁。在进行电磁安全防护时,应同时考虑基波和谐波频率的防护。

一款55.5~63.1GHz基片集成波导带通滤波器设计

基于切比雪夫带通滤波器原型分析,设计了一款工作频率在55.5~63.1 GHz基片集成波导(Substrate Integrated Waveguide,SIW)带通滤波器(Bandpass Filter,BPF)。加载2组互补开口谐振环(Complimentary Split Resonant Ring,CSRR),采用其带阻特性在带外产生传输零点,获得了更好的带外抑制效果,改善了滤波器的矩形系数。采用集成无源器件(Integrated Passive Device,IPD)工艺加工了设计的带通滤波器,实测结果表明,滤波器通带内最小插入损耗(Insertion Loss,IL)为-2.7 dB,通带内回波损耗(Return Loss,RL)小于-16.3 dB,面积为3.4 mm×1.4 mm。

一种基于GaAs和FO-WLP工艺的异质异构集成PDK

异质异构集成技术是实现电子系统向微型化、高性能、低功耗及低成本方向发展的最重要方法,也是决定微电子系统领域未来发展的一项核心技术。为进一步推进异质异构集成技术研究,通过研究异质异构集成PDK的开发难点和开发方法,提出一种基于GaAs和FO-WLP工艺的异质异构集成PDK。该PDK对异质异构集成技术文件、器件模型、Pcell和物理验证文件进行创新并提供了支持,实现了在ADS平台上设计GaAs芯片封装电路,并通过ADS平台物理验证工具验证版图和原理图的准确性。

漏/阻双模高性能D波段无源混频器

介绍一种基于70nm砷化镓变晶性高电子迁移率晶体管(mHEMT)工艺的漏/阻双模、高性能D波段无源混频器.该单片集成基波混频器采用共面波导(CPW)实现.为了保证电路高频设计的准确性,对共面波导进行电磁场仿真建模.采用谐波平衡法对漏极、阻性2种状态的端口大信号阻抗进行仿真分析,设计出射频(RF)和本振(LO)信号共用的匹配网络.测试结果表明:在漏极状态下,当射频频率从110GHz变化到150GHz、中频频率固定为1GHz、本振信号功率设置为3dBm时,转换增益位于-4.4^-11.6dB;在阻性状态下,当射频频率从110GHz变化到150GHz、中频频率固定为1GHz、本振信号功率设置为0dBm时,转换增益位于-8.0^-18.6dB.包含焊盘在内,芯片面积为0.86mm×0.43mm.

高性能毫米波CSRR-SIW带通滤波器研制

基于集成无源器件(Integrated Passive Device,IPD)技术,研制了一款工作于毫米波频段的基片集成波导(Substrate Integrated Waveguide,SIW)带通滤波器。在SIW顶层金属上加载2个对称的并联互补开口谐振环(Complementary Split-Ring Resonator,CSRR),为带通滤波器提供了良好的带外抑制效果。测试结果表明,研制的带通滤波器在3dB频带(35.8~56.6 GHz)范围内的最低插入损耗为1.07 dB,回波损耗在38.1~55.8 GHz频带内小于-10 dB,带外抑制在65.5 GHz频点达到-33.6 dB。

一种基于神经网络的高频电阻建模方法

提出一种基于神经网络的高频电阻全局模型。利用先验信息进行数据扩充,并建立特征工程,解决了小样本学习中过拟合问题,提高了神经网络的泛化能力。与传统建模方法相比,提出的基于神经网络的高频电阻建模方法降低了模型表征的误差,提升了建模效率。

基于BSIM-BULK的体接触SOI器件的射频建模

提出了一种适用于体接触SOI器件的建模方法。在BSIM-BULK模型的基础上,模型新增一个SOI器件所需的体端口,对体-衬底的结构进行表征,通过外围寄生电路模型来表征SOI的射频寄生效应。提出了明确的参数提取方法。通过调节外围寄生元件参数以及内部模型参数,拟合测试数据曲线得到SOI模型。模型可以准确表征SOI器件工作区域的特性,使BSIM-BULK可以适用于SOI器件。射频模型参数提取之后,模型仿真数据和测试数据吻合良好。