深亚微米ASIC设计中的时序约束与静态时序分析

在现代深亚微米专用集成电路 (ASIC)设计流程中 ,为使电路性能达到设计者的预期目标 ,并满足电路工作环境的要求 ,必须对一个电路设计进行诸如时序、面积、负载等多方面的约束 ,并自始至终使用这些约束条件来驱动电路设计软件的工作。文中介绍了设计中所需考虑的各种时序约束 ,并以同步数字系列 (SDH)传输系统中 8路VC12 VC4E1映射电路设计为例 ,详细说明了设计中所采用的时序约束 ,并通过静态时序分析 (STA)方法使电路时序收敛得到了很好的验证。

静态时序分析在深亚微米ASIC设计中的应用

作为分析和验证电路时序行为的新手段 ,静态时序分析 (STA)技术以其无需仿真、快速、占用内存少以及测试覆盖面全等优点越来越多的应用于现代深亚微来ASIC设计中。本文在介绍了STA基本概念的基础上 ,以SDH系统中 8/16 /32路E1映射 (E1mapper)芯片设计为例 ,对STA在设计中的具体应用及注意事项进行了详细说明。结果表明 。

基于μC/OS-II的光盘伺服控制系统的设计

介绍以Hitachi公司的H8S/2357F作为控制处理器,μC/OS-II作为嵌入式实时操作系统的光盘伺服控制系统的设计和实现。该设计可以实现CD-ROM、CD-R/RW和DVD的伺服功能,适用于光盘伺服控制系统,具有便于维护、易于扩展等优点,对于支持多格式光盘的驱动器和播放器的实现,具有重要的参考价值。

低噪声CMOS环型压控振荡器的设计

应用增益补偿技术,设计了一种结构新颖的CMOS单端反相器环形压控振荡器,该电路具有较低的压控增益,较好的线性,较强的噪声抑制能力。采用1stsilicon0.25μmCMOS工艺进行仿真,结果显示:在偏离中心频率600kHz处的相位噪声为-108dBc。