-
题名具有高电流密度的小电流沟槽肖特基势垒二极管
被引量:1
- 1
-
-
作者
庄翔
张超
-
机构
江苏捷捷微电子股份有限公司
捷捷半导体有限公司
-
出处
《半导体技术》
CAS
北大核心
2022年第3期199-204,共6页
-
文摘
研制了一种DFN1006-2L封装的小电流沟槽肖特基势垒二极管,其具有高电流密度、超低正向压降和低漏电特性。与常规平行条状结构排布的沟槽肖特基势垒二极管不同,该器件采用圆形网状结构排布设计,增加了器件中肖特基区域面积,提高了电流密度、降低了正向压降。该器件基于6英寸(1英寸=2.54 cm)CMOS工艺平台制备。与采用SOD-323封装的1 A、40 V平面小电流肖特基势垒二极管B5819WS相比,通过对沟槽结构关键尺寸和工艺条件的设计和优化,封装尺寸缩小88%,电流密度555 A/cm^(2)下正向压降典型值为0.519 V,反向电流100μA下反向击穿电压为48.98 V,反向电压40 V下反向漏电流为3.02μA。该器件具有更高的电流密度,可满足印制电路板(PCB)小型化需求。
-
关键词
沟槽肖特基势垒二极管
正向压降
反向电流
电流密度
方形扁平无引脚(DFN)封装
-
Keywords
trench Schottky barrier diode
forward voltage drop
reverse current
current density
quad flat no-lead(DFN)package
-
分类号
TN311.7
[电子电信—物理电子学]
-
-
题名半导体芯片切割加工品质的评价方法分析
- 2
-
-
作者
徐洋
-
机构
江苏捷捷微电子股份有限公司
-
出处
《电子世界》
CAS
2021年第16期51-52,共2页
-
文摘
随着科学技术的迅猛发展,电子信息产业逐渐成为各国主流发展企业投资的对象,所以,作为元器件重要组成部分的半导体芯片的研发和制造也逐渐被重视起来。其中,日本在该领域的科研成果较为突出,通过对日本部分相关著名企业实际生产线的跟进和学习,在对质量控制方法和生产规范等方面进行深入分析后,整理出具有建设性的检测项目和检测方法。为检测关于半导体芯片制造过程中所涉及的新型实验项目和方法的有效性,通过设计完善且详尽的切割实验说明,进行实验验证,对比各项指标的出错率,以实现规范化和标准化的芯片切割加工品质评价过程的开展。同时为优质设计高速切割机和切割工艺提供参考依据。本文通过对半导体芯片的深入研究,结合先进的高速切割设备,以实验为主要研究形式,对芯片切割加工品质进行评价,同时,为高速切割机的合理化设计及切割工艺的改进提出相应的参考建议,最后得出品质评价方法规范化的标准说明。
-
关键词
半导体芯片
电子信息产业
切割加工
切割工艺
科研成果
合理化设计
品质评价
评价方法
-
分类号
F42
[经济管理—产业经济]
-