基于集成电路设计大赛的大学生创新能力培养模式

讨论了基于集成电路设计大赛的大学生创新能力培养模式,分析了大赛对大学生创新能力培养的作用及意义,探讨了以竞赛项目为教学案例来源的项目教学法、集成电路创新实训室的建设以及竞赛人才梯队的建设等提高实践教学成效的措施。

集成电路版图CAD快速入门方法与实践

本文针对集成电路版图CAD技术初学者如何快速入门,提出围绕"一个规则,两个流程"进行训练,就学习过程中经常遇到的四个问题进行重点阐述,给予初学者一些学习方法和建议。

锁相环中的充电泵电路的研究

针对消除传统电荷泵电路存在的MOS开关的电荷注入效应,时钟馈通效应,电荷泄露和充放电电流失配等产生的锁相环的相位偏差问题,设计了两种新型的电荷泵电路.这两种电路的设计和仿真采用了0.6μm CMOS工艺,电源电压为5V,功耗分别为0.65 mW和0.7 mW.仿真结果表明,两种新型电荷泵电路的转换速度得到了提高,输出电压近似于电源电压到地的全摆幅并具有稳定的充放电步长,可用于高速锁相环电路.

HgCdTe柔性中波红外探测器放大电路设计及噪声分析

设计了一种应用于HgCdTe柔性中波红外探测器的微弱信号放大电路,该电路由电桥电路、调零电路及滤波电路组成。采用平衡电桥与仪表运算放大器INA333相结合的方式搭建电桥电路;并针对探测器直流分量过大问题,设计了可调零、带增益的信号处理电路;最后通过由二阶有源滤波器组成的滤波电路将高频噪声滤除。利用运算放大器的En-In噪声模型,对放大电路进行了噪声分析,并测试了探测器在弯曲状态下的响应性能。实验结果表明,所设计的放大电路增益为86dB,噪声均方根值低于6.1mV;柔性探测器的曲率半径为3mm;当探测器光敏面上的光谱辐照功率为6.75×10^-7W时,产生的光电信号约102.V。

基于预评价的量子电路线性最近邻综合算法

线性最近邻(LNN)量子电路是一种重要的量子电路架构,它为量子电路的物理实现奠定了基础。为了构造LNN量子逻辑电路,提出了一种基于预评价的量子电路线性最近邻逻辑综合算法。该算法首先对部分非近邻量子电路进行全局换线;接着启发式地对换线后的量子电路进行评价,通过求解最小混乱值找到最近邻代价最小的量子电路集;最后添加交换门,以最少的量子代价将该量子电路转换为最近邻结构。该算法通过预评价,一方面可以准确计算出量子电路中是否具有可删除的冗余交换门并删除之;另一方面使每一个非近邻量子门转化为LNN量子门时添加交换门的数量最小,进而得到量子代价最小的量子电路。实验结果表明,与已知算法相比,该算法能以更低的量子电路平均门数、更高的量子代价优化率适用于更广范围内的量子电路近邻化。

新型流水线ADC的设计与分析

设计和分析了一种新型的流水线式模数转换器。电路设计主要包括一种开关采样差分折叠式共源共栅增益级、两个时钟控制动态比较器组成的两位模数转换器、两位数模转换器。由于采用了电容下极板采样、全差分和开关栅电压自举,有效地消除了开关管的电荷注入效应、时钟馈通效应引起的采样信号的误差,提高了模数转换器的线性度、信噪比、转换精度和速度。该转换器的设计是在0.6μm CMOS工艺下实现,转换器在采样频率为5MHz、信号频率为500kHz时功耗为70mW;SFDR为80 dB。

CMOS环型压控振荡器的设计

设计和分析了一种高稳定度、低噪声的CMOS环型压控振荡器。该电路具有较低的压控增益,较好的线性范围,较低的相位噪声。应用复制偏置电路,对差分环型压控振荡器的控制电压进行复制,通过对压控振荡器相位噪声的计算和分析,以提高对环型压控振荡器电源电压噪声和衬底噪声的抑制。该设计和分析是基于上华0.5μmCMOS工艺,当控制电压从1～3V变化时,相应的振荡频率为100～500MHz;在偏离中心频率1kHz、10kHz、100kHz和1MHz频率处得到的相位噪声分别为?50dBc/Hz、?75dBc/Hz、?98dBc/Hz和?120dBc/Hz。

“微电子学概论”课程的教学改革探析

文章基于提问式学习、师生角色互换、产学结合等教学理念,针对当前微电子学概论这门课程教学中存在的问题,提出了一些建议,以期调动学生的学习兴趣、提升学生的实践能力,促进教学质量的提高。

基于MOSFET ZTC工作点的高阶曲率补偿电压基准

工作在饱和区的MOSFET存在零温度系数(ZTC)特定工作点,基于这一特性设计实现了一款具有低温度系数的电压基准芯片。所设计的电路利用ZTC工作点的温度系数接近于0这一特点,辅以高阶曲率补偿电路,实现极低温度系数的输出电压。此外,针对ZTC工作点对工艺偏差的敏感性,根据蒙特卡洛仿真结果,专门设计了熔丝修调电路,以保证电路的输出结果具有较高工艺稳定性。该电路在CSMC 0.18μm CMOS工艺平台进行了流片验证,芯片面积为0.0025 mm^(2)。结果表明该芯片在室温时能够稳定输出475.5 mV电压,在-40~125℃内,温度系数达到1.8×10^(-6)/℃,在10 kHz时电源抑制比达到-68.7 dB。

一种低噪声CMOS差分环型压控振荡器的设计和分析

设计和分析了一种高稳定性,宽频带范围,低噪声的差分环型压控振荡器。该电路具有较低的压控增益,较好的线性范围,较低的相位噪声。应用复制偏置电路,对差分环型压控振荡器的控制电压进行复制,以提高对环型压控振荡器电源电压噪声和衬底噪声的抑制。采用0.6μm CMOS工艺进行模拟仿真,当控制电压从1V到3.2V变化时,相应的振荡频率为130MHz到740MHz;在偏离中心频率100kHz,1MHz频率处的相位噪声为-89dBc,-110dBc。

一种齐纳二极管控制式轨对轨CMOS运算放大器

采用0.6μm CMOS工艺,设计了一种齐纳二极管控制式轨对轨运算放大器.该运放采用了3.3V单电源供电,其输入共模范围和输出信号摆幅接近于地和电源电压,即所谓输入和输出电压范围轨对轨.该运放的小信号增益为82dB,单位增益带宽为12.34MHz,相位裕度为68°.由于电路简单,工作稳定,输入输出线性动态范围宽,非常适合于SOC芯片内集成.文中主要讨论该轨对轨运算放大器的原理,性能及设计方法,并进行了模拟仿真.

解决电子不停车收费系统干扰问题的信息融合方法

针对传统方法对于电子不停车收费(ETC)跟车干扰与邻道干扰的解决效率低、成本高,并且分别处理的问题,提出一种基于信息融合的统一解决ETC干扰问题的方法。该方法以系统获得的车辆信息为已知信息,用车辆图像对应的图形特征对其进行验证,再通过D-S证据理论融合验证结果,判断待交易车辆是否为当前车辆。同时,改进了D-S证据使其在验证结果冲突时依然有效。实验结果表明,该方法能可靠地检查出非法车辆,对同时解决跟车干扰与邻道干扰切实有效。

具有倾斜表面漂移区的SOI LDMOS的工艺设计

对一种具有倾斜表面漂移区SOI LDMOS的制造方法进行了研究,提出采用多窗口LOCOS法形成倾斜表面漂移区的新技术;建立了倾斜表面轮廓函数的数学模型,并开发了用于优化窗口尺寸和位置的计算机程序。TCAD 2-D工艺仿真验证了该技术的可行性。设计了漂移区长度约为15μm的SOI LDMOS。数值仿真结果表明,与RESURF结构器件相比较,其漂移区电场近似为理想的常数分布,并且击穿电压提高约8%,漂移区浓度提高约127%。由此可见,VLT是一种理想的横向耐压技术。

采用自适应滞环控制的LED恒流驱动芯片

设计了一种降压型LED恒流驱动芯片。该芯片采用电流滞环控制技术对输出电流进行恒流控制,实现输出高达2MHz的开关频率。通过比较外部反馈电阻上的压降与芯片内部的滞环电压,使输出电流的波形为滞环变化三角波。采用了全新的自适应滞环电压产生电路,以补偿芯片内部的延时,实现了在2 MHz的开关频率下小于3%的恒流精度。该LED恒流驱动芯片采用ASMC 0.35μm 5V/60VBCD工艺,工作电源电压范围为5-60V,最高工作频率为2 MHz,典型平均输出电流为700mA。该芯片具有PWM调光功能,通过DIM信号的占空比来调节LED的亮度。

IEEE802.11p下删余卷积编码译码方法的研究

应用于智能交通系统的无线接入协议IEEE802.11p,其物理层卷积编码的码率可通过对(2,1,7)卷积编码器的删余来实现。讨论了删余位置的图案和算法,分析了在删余位置插入不同哑元时维特比译码后误码率的统计特性。仿真的同时比较了固定哑元下不同码率所引入的误比特率。

基于FPGA的RFID晶圆并行测试系统设计

针对高频射频识别(RFID)晶圆在中测(CP)阶段单通道串行测试效率低下的问题,设计了一种基于现场可编程门阵列(FPGA)的多通道并行测试系统以提高测试效率。鉴于RFID晶圆上没有集成天线,提出了一种新的基于探针技术的射频耦合式的晶圆检测方法,模拟芯片实际工作。系统选用FPGA为微控制器,配以多路射频耦合通信电路,实现测试向量生成及快速信号处理。再结合上位机与探针台高速并行的通用接口总线(GPIB)通信接口,以实现晶圆级RFID芯片测试。经实际测试,该系统能够实现16通道并行测试,与单通道串行测试系统相比,效率提升了97%,可靠性好,稳定性高,可应用高密度RFID晶圆的中测。

基于Impinj R2000的超高频RFID读写器的设计与实现

为了解决超高频射频识别读写器在碰撞时隙标签无法识别的问题,本文遵循ISO18000-6C协议标准设计了一款高性能的超高频读写器系统,并对读写器的主要性能指标进行了仿真与测试,最后验证了设计的可行性。本系统采用模块化设计,系统工作频率为860-960 MHz,输出功率可达+30 d Bm。通过引入新型防碰撞算法,使得读写器在碰撞时隙也可以一一识别标签,相比于现有读写器,标签的识别时间降低了约29%,标签识别率提高了约25%。

疏耦合RFID标签芯片的编解码系统设计

提出了一种基于ISO/IEC15693协议的标签芯片编解码系统设计的实现方法,使编解码更加完整准确。采用Verilog HDL建立RTL模型,用ModelSim进行功能仿真,并在Altera DE2-115与射频前端搭建的平台上进行了FPGA验证。最后不仅功能验证正确,而且比协议中要求的识别凹槽宽度范围广,处理更加灵活,同时减小了射频前端模拟解调的压力。对其他编解码系统的实现也有一定的借鉴意义。

PR9200芯片的超高频RFID读写器通信技术

针对PR9200芯片的超高频、无线射频识别读写器通信效率低下的问题,设计了一种基于FPGA的通信方案。介绍了数据通信的架构,制定了通信协议的传输规则,采用工业以太网口通信,并通过FPGA对传输的数据进行并行处理后送至MCU。仿真与测试验证表明,该读写器通信系统能有效地提高数据传输及处理速度,与原系统相比,通信效率提高了57%,且不影响系统稳定性,可应用于高速的标签识别中。

符合ISO/IEC 15693协议的专用RFID并行晶圆测试系统设计

针对遵循ISO/IEC 15693协议的RFID(radio frequency identification)晶圆测试效率低下的问题,提出了一种16通道并行测试系统的方法,选用FPGA(field programmable gate array)作为逻辑处理器,使用并行处理的方法高效地实现逻辑功能;设计专用硬件测试电路,成本低、针对性强;采用16通道并行测试方法,大幅度提高测试效率;采用射频耦合式测试方法,完全模拟芯片的实际工作状态,保证测试结果与实际应用结果一致。实际测试中,测试晶圆为8 in(203 mm)。如果采用单通道串行测试系统,整片测试时间为36 h;采用16通道并行测试系统,测试时间为2.26 h。结果表明采用16通道并行测试的方法可以节约93.8%的时间,大大提高了测试效率,缩短了测试时间。