CMOS门阵列电路用封装外壳的研制

介绍了一种用于封装万门至十万门级 CMOS门阵列电路的 PCA1 32多层陶瓷外壳的研制。该外壳的设计采用了 CAD设计布线 ,模拟并优化外壳的信号线电阻、线间电容、电感及传输延迟等参数 ,使其满足电路要求。并且通过结构可靠性设计 ,使外壳抗机械冲击、温度冲击能力大大提高 ,满足了高可靠应用要求。