高增益CMOS折叠式共源共栅运算放大器的设计

运算放大器在模拟电路系统及数模混合信号电路系统中非常重要,是电路系统中的基础功能模块,对电路系统的各项性能指标实现起到关键性的作用。本文提出了一种高增益折叠式共源共栅(cascode)运算放大器。其输入端采用折叠式共源共栅结构,有效的提高了电路的增益和PSRR(电源电压抑制比)值。在0.18μm CMOS工艺下对电路进行了仿真分析,SPICE的模拟结果表明,该运算放大器的增益为110dB,单位增益带宽为74.3MHz,相位裕度为54.4°,CMRR为120dB,PSRR为84.6dB。