基于BCD工艺的单片热插拔控制集成电路设计

为保证系统在热插拔过程中安全工作，避免因之导致系统崩溃及系统与部件的损坏，提出一种热插拔控制芯片的设计，针对热插拔过程中可能产生的浪涌电流和过流、过压等故障现象，芯片设计中设置了多重保护功能，包括自动限制启动电流，过流时切断电路以及过压时断电，长时过压触发SCR为负载提供撬棒保护等，另外，设计了低压诊断、负载电压等检测功能，由于芯片工作中涉及较高电压和较大电流，电路采用BCD工艺（bipolar，CMOS—DMOS）实现，并对系统、电路和版图进行了优化、制得的芯片面积约为2.5mm×2.0mm，可在4.5--16、5V电压范围内正常工作，12.0V电源电压下芯片功耗约为18mW，对芯片的测试结果表明，所设计的电路功能和特性已成功实现。

高效率集成电路测试芯片设计方法

对生成测试芯片效率进行研究,提出了一种采用版图编辑器作图和批量参数化建模设计方法。缩短了设计周期,降低了设计难度。依据该方法,开发了一套针对工艺开发包的测试芯片,实验结果验证了其高效性。

模拟电路MOSFET晶体管失配研究:模型和参数

MOSFET晶体管的精确匹配对模拟和混合集成电路最终性能至关重要,因此漏电流失配方差或标准差大小的计算伴随着MOSFET器件特征尺寸的减小一直不断地发展和演进。针对模拟集成电路设计中MOSFET漏电流失配,围绕模型和参数选取这一核心问题进行回顾、分析和总结,并说明其应用。同时研究其最新的进展情况及面临的问题,最后提出了解决失配问题的部分思路。

宽输入共模电压范围电流检测放大器的研究与设计

针对高端电流检测放大器输入级对宽输入共模电压范围的要求,对宽输入共模电压范围放大器的输入结构开展了研究,提出了一种宽共模输入范围的输入级结构,特点是具有低输入偏置电流,并能兼顾高低共模电平工作的需要.给出了整个电流检测放大器的电路设计.该放大器在1.5μm BCD工艺下设计实现.芯片的测试结果表明,当采用5V单电源供电时,电路的输入共模范围可达0~30V,最大总误差不超过1.67%.

基于泰勒展开的低成本e指数函数电路设计

针对e指数函数运算中常见硬件实现方法资源消耗大的问题,提出基于泰勒展开的指数函数的优化实现。首先,通过对输入值进行区间压缩以减小泰勒展开计算的求解误差;其次,对e指数函数泰勒展开公式的系数进行修正;最后,在硬件实现中通过合并化简运算实现资源的精简。实验表明。该方法在TSMC 65 nm工艺下的面积为11 068μm^2,折合1 976门,运算结果的相对误差仅有10^(-2)~10^(-3)。相比于通常泰勒展开式法,关键电路少了3个加法器和3个乘法器,节省了60%的硬件资源,具有硬件资源消耗少、输入值范围宽、性能面积比高等优点。

Buck控制器中仿真电流模式控制电路的设计

论述了一种应用于Buck型开关电源控制器的仿真电流模式控制方法及相应的电路设计。该技术可用于新一代符合VRM10标准的处理器供电电路。分析了传统电流模式控制在此应用条件下的局限性,提出了利用仿真电流模式实现Buck型开关电源的电流跟踪控制,并分析了电路的工作原理及设计实现。电路采用1.5μm BCD工艺实现。电路与系统的仿真结果表明,所预期的设计要求均已实现。

一种基于包的逻辑内置自测试电路设计方法

针对网络芯片基于包的传输和串行通讯的特点,本文提出了一种新的逻辑自测试电路设计方法。在我们自行开发的PCIExpress到PCI/PCIX桥中,以较小的硬件代价,实现了数字电路部分的自测试设计,通过这种电路,可以低成本快速实现芯片的全速初测试,从而确定芯片功能是否基本正确。

一种带锁相环的多模式时钟发生电路设计

为提高开关电源控制芯片使用灵活性,优化对开关电源效率、纹波等性能的控制,并方便噪声滤除,提出一种带锁相环的多模式时钟发生电路芯片的设计。该电路可提供选择1.7MHz或2.6MHz的固定频率模式或锁相范围500kHz～3MHz的外部输入模式,应用于开关电源控制芯片时,可根据开关电源的应用情况设置工作频率,达到性能最佳化。该芯片已在1.5μmBCD(Bipolar-CMOS-DMOS)工艺下设计完成。测试结果表明芯片工作正常,预期的功能均已实现,可作为模拟电路IP使用。

基于混沌的高速真随机数发生器的设计与实现

选取分段线性的混沌表达式来设计真随机数发生器 ,具体分析了表达式中参数对迭代产生的序列的影响 ,并给出了最佳的参数选择范围 .真随机数发生器由模拟电路实现 ,整个电路由八级结构相同的子电路和一级抗饱和电路构成 .每级子电路都由运算电路和采样 /保持电路两部分组成 ,同时 ,分析了它们的工作过程和仿真结果 .介绍了如何在开关电容电路中消除电荷注入对电路的影响 .所设计的真随机数发生器芯片采用 TSMC的 0 .2 5 μm,mixed signal的工艺进行流片 ,芯片面积为 2 .34m m2 。

一种基于温差测量原理工作的集成型流量传感器

在比较已有的几种低流速流体的流速流量测量方法基础上 ,提出一种利用与流速相关温差的测量方案 ,并用芯片集成方法构成流量传感器加以验证 ,实验结果与理论预期基本相符。该传感器的主要优点是在低流量条件下具有高灵敏度。

多标准通信协议的可配置外设控制器设计

针对目前片上系统(SoC)低功耗低成本与接口协议多样化的特点,分析多种常用外设接口协议,提出一种多标准通信协议的可配置接口控制器架构。该架构设计支持硬件重构和软件配置,通过可配置状态机实现多标准通信协议。在SoC设计中控制器可取代多个外设接口,从而减少芯片面积和功耗,降低整体成本。实验结果表明,该控制器架构能兼容I2C,SPI,UART等常用外设接口,与I2C,SPI,UART三者总和相比,面积节省65.2%,功耗节省67.8%。

使用布尔可满足性的组合电路等价性验证算法

该文提出了一种使用布尔可满足性SAT的新颖组合电路等价性验证技术。算法是在联接电路(Miter circuit)中进行推理来简化验证问题,推理中使用了'与／非'图结构简化、BDD扩展、隐含学习多种方法,最后 使用有效SAT解算器zChaff解决验证任务。该算法综合了BDD和SAT的优点,限制BDD构建大小避免了内存爆 炸,推理简化减小了SAT搜索空间。ISCAS85电路实验结果表明了本算法的有效性。

使用输出分组和电路可满足性的等价性验证算法

介绍了一种使用电路可满足性解算器的组合电路等价性验证算法.对包含多输出的复杂验证问题,首先对联接电路作输出分组,将等价性验证问题转化为包含若干个组的电路可满足性问题,继而使用电路解算器解决问题.同时,注意各个子问题间的有用隐含信息的共享,减小了SAT推理的搜索空间.实验结果表明,该算法是实用有效的.

低功耗可配置的USB3.0设备控制器IP核设计

为实现USB 3.0设备的单芯片应用,提出一种可配置的USB 3.0设备控制器架构和面向SoC集成的IP核设计方法。通过宏定义和寄存器IP配置,使得USB 3.0设备控制器支持系统总线、物理层接口、端点属性、缓冲以及低功耗策略可配,提高IP重用性。采用门控时钟技术对非工作状态逻辑进行时钟屏蔽以降低动态功耗,利用门控电源技术断开USB控制器电源,从而最大限度地降低挂起模式下的静态功耗。实验结果表明,使用门控时钟、门控电源技术后,USB 3.0设备控制器在U0状态下的动态功耗减少50%、在休眠模式下的总功耗比U3状态减少95.5%。

一种高精度能隙基准电压电路

在分析了几种基准电压源的基础上 ,设计并实现了一种高精度用于高速串行通信接口的 CMOS能隙基准电压电路。电路采用了两级高增益运放的优化结构 ,基于 TSMC公司的 CMOS 0 .2 5μm混合信号模型的仿真结果表明电路输出电压在 -5 0～ 70°C的温度内波动范围为 0 .0 5 7%。芯片流片测试结果发现基准电压电路在输入电压为 2 .5 V的条件下 ,工作在 -5 0～ 70°C的温度范围内 ,输出电压变化范围为 1 .2 3 3 7～ 1 .2 3 5 6V,输出电压变化率为 0 .1 5 4% ,与仿真结果之间的平均偏差为 0 .0 1 6%。能隙基准电压电路的版图面积为 1 5 8μm× 1 64μm。

优化帧频控制的LCD控制器IP的设计与验证

随着LCD在嵌入式系统中的广泛应用,LCD控制器IP成为SoC芯片中的一个重要部件。文章介绍了一种支持TFT和STN屏的LCD控制器设计。该设计使用了基于空间散列的帧频控制算法以优化LCD显示图像质量,并使用两级缓存结构以保证稳定的输出数据流。文章同时给出了模块化可配置的自动验证方案,并在FPGA上实现了该设计。

混沌随机数发生器的设计

为了使由模拟电路实现的混沌随机数发生器可以在标准数字CMOS工艺上实现,设计了一类基于MOS电容的混沌随机数发生器,可以作为一个通用IP,用于SOC的设计.当电路工作时,用于电容设计的MOS管的栅极与衬底之间形成耗尽层,利用串联补偿方法提高电容的线性度.所设计的混沌随机数发生器已经在TSMC的0.25μm、标准的数字n阱COMS工艺进行流片,对芯片的测试工作也已完成,测试结果显示,生成的随机数具有良好的随机性能.

NAND Flash控制器的BCH编/译码器设计

提出一种应用于NAND Flash控制器的并行BCH编/译码器,在译码阶段引入流水线操作和分组预取译码操作,提升BCH码的译码效率。实验结果表明,在NAND Flash的2 KB页读取操作中,该编/译码器纠正8 bit的随机错误只需要565个周期的译码时间,是采用按页预取译码方式所需时间的1/4。

FPGA布线通道分布对面积效率的影响研究

该文提出了现场可编程门阵列(FPGA)布线通道不均匀分布对芯片面积的影响。引入几个典型的数学分布函数(高斯,正弦和三角分布),实现通道容量随函数分布变化的新FPGA结构。将这些结构的FPGA与传统的布线通道均匀分布的FPGA作比较,结果表明按照数学分布变化的布线通道分布结构比均匀分布情况下的面积效率要高。亦即通道分布的变化趋势是峰值位置位于芯片中央,即通道容量最大,从中间位置向边缘按函数变化趋势逐渐变小。

可重构结构设计空间快速搜索方法

在可重构结构评估模型的基础上,研究了在算法级估计可重构结构的面积、性能和功耗的方法。根据面积、性能和功耗,分两步搜索可重构结构的设计空间。首先,搜索结构域中每个结构实现所有算法时的最小代价,其次,在结构设计空间中搜索最优结构。该方法不依赖任何具体的架构,全面评价可重构结构的优劣,能快速获得全局最优的搜索结果。应用实例表明,在可重构结构设计初期,该方法能有效地指导可重构结构的设计。