本文介绍了如何采用VLAN(Virtual Local Area Network)技术实现EoPDH(Ethernet over PDH)网桥芯片中的业务汇聚功能以及多路以太网共享一个信道传输的功能。讨论了VLAN技术的工作原理,提出了实现方案,并介绍了主要模块的电路设计,通过F...本文介绍了如何采用VLAN(Virtual Local Area Network)技术实现EoPDH(Ethernet over PDH)网桥芯片中的业务汇聚功能以及多路以太网共享一个信道传输的功能。讨论了VLAN技术的工作原理,提出了实现方案,并介绍了主要模块的电路设计,通过FPGA验证了设计的可行性。展开更多
为了扩大时间数字转换(Time to Digital Converter,TDC)的测量范围并提高其分辨率,确保测量结果的正确有效,提出了一种数字TDC电路的设计方法。采用与工艺无关的环形门延时单元的设计方法,缩小了电路规模,且可以方便地移植到其它系统中...为了扩大时间数字转换(Time to Digital Converter,TDC)的测量范围并提高其分辨率,确保测量结果的正确有效,提出了一种数字TDC电路的设计方法。采用与工艺无关的环形门延时单元的设计方法,缩小了电路规模,且可以方便地移植到其它系统中。通过Verilog HDL语言对该设计进行了RTL级的描述,最后通过了时序仿真和FPGA验证。该设计方法与现有设计方法相比,使用较少的逻辑资源达到了大量程高精度的测量要求,计数结果正确稳定。展开更多
文摘本文介绍了如何采用VLAN(Virtual Local Area Network)技术实现EoPDH(Ethernet over PDH)网桥芯片中的业务汇聚功能以及多路以太网共享一个信道传输的功能。讨论了VLAN技术的工作原理,提出了实现方案,并介绍了主要模块的电路设计,通过FPGA验证了设计的可行性。
文摘为了扩大时间数字转换(Time to Digital Converter,TDC)的测量范围并提高其分辨率,确保测量结果的正确有效,提出了一种数字TDC电路的设计方法。采用与工艺无关的环形门延时单元的设计方法,缩小了电路规模,且可以方便地移植到其它系统中。通过Verilog HDL语言对该设计进行了RTL级的描述,最后通过了时序仿真和FPGA验证。该设计方法与现有设计方法相比,使用较少的逻辑资源达到了大量程高精度的测量要求,计数结果正确稳定。