基于DDR2 SDRAM缓存的CMOS图像数据采集与传输系统

设计并实现了一套由大面阵CMOS图像传感器、FPGA、DDR2 SDRAM、ARM和PC机组成的CMOS图像数据采集与传输系统。该系统利用高数据带宽、大容量的DDR2 SDRAM存储器适时地对CMOS图像数据进行缓存,然后经以太网传输至PC机,从而完成图像的存储、处理和显示。DDR2 SDRAM存储器的引入,增强了整个成像系统的灵活性和可扩充性。实测显示该系统能够满足对高端COMS图像传感器LUPA-4000进行远程控制和数据传输的要求。

CMOS图像传感器LUPA-4000具有开窗读出功能成像系统的实现

针对高端面阵CMOS图像传感器LUPA-4000驱动时序的特点,通过设计一套基于FPGA和ARM的成像系统,实现了LUPA-4000开窗读出功能。LUPA-4000工作模式、开窗位置及大小等拍照参数均可经上位PC机设置后,通过以太网发送至FPGA。所获取的图像信息在PC机中存储,并可按照实际窗口大小转换为bmp格式后进行显示。本文对在实现开窗功能过程中需要解决的三个主要问题:拍照参数的传递、LUPA-4000驱动时序的FPGA实现以及PC机端图像数据的格式转换,都进行了详细的描述。

X射线相衬成像图像采集系统的远程控制传输设计

为了满足X射线相衬成像技术对图像采集装置的大面积和高分辨率的特殊要求,提出了一种基于ARM9和FPGA的远程图像采集控制传输系统的设计方法。系统由LUPA4000CMOS图像传感器、ARM9、DM9000A、FPGA、DDR2 SDRAM等器件组成。采用FPGA和DDR2技术,可以对大数据量的图像数据进行实时缓存,解决了高分辨率、大数据量图像数据实时存储和获取的关键问题。采用以太网远程控制传输的方法,能有效避免X射线辐射。实验结果表明,该系统可以实时准确地获取大面积、高精度图像数据。

1588透传中晶振引入误差的一种改进方法

晶振的精度是引起网络设备时钟透传误差的最主要原因;通过对IEEE1588v2P2P透传定时过程的分析,发现当仅考虑晶振因素时,透传定时误差正比于定时报文在网络设备内的处理时间;这为减小晶振对透传时钟精度的影响提供了一种简单有效的方法,即缩短定时报文在网络设备内处理时间;缩短该处理时间的具体办法被给出;通过实际设备验证,改进后的定时报文处理时间可以比常规方法减少两到三个量级,相应地可以推导出晶振对定时精度的影响也降低了两到三个量级。

符合IEC61850标准的全光交换传输环网

针对国内数字化变电站的应用需求,设计一种符合IEC61850标准的全光交换传输环网,用于连接数字化变电站内过程层和间隔层的一次和二次设备,实现这些设备间GOOSE,SMV数据业务的端到端传输,给出系统实现的关键技术,采用独特的地址查找方案实现多种类型业务的组播与隔离,通过在UDP协议中引入"有连接"的思想,使网络管理更加简单、可靠。

PHY对1588时钟精度影响的研究

IEEE1588V2提出的时钟同步方法在电信、电力系统、网络通信中有重要应用,在时间同步精度已经达到微秒级别时,PHY中FIFO内数据的抖动将成为影响1588精度的主要因素之一;文章介绍了PHY影响1588时钟精度的原理,讨论了PHY中的时延抖动机制,为了减小PHY对1588同步过程中的链路延时的影响,提出提高本地晶振精度、透明时钟与主时钟采用同一频率源,最后采用时间序列法对链路延时值进行建模处理得到最可几的值,实验结果表明采用文中方法能将链路延时的误差减小到50ns内,较好地提高了1588同步精度。

弹性分组环中的队列长度分析

弹性分组环是城域网发展的重要方向。为了实现基于优先级区分的业务服务质量,弹性分组环采用基于优先级区分的队列以及转发机制。利用M/G/1/K排队模型分析弹性分组环中各类业务缓存中的分组队列长度。与M/G/1排队模型相比,该模型可以获得更准确的结果,实用价值较高。

基于FPGA的数字锁相环实现与性能分析

在数字通信系统中,对传输数据的位同步信号提取非常重要。在基于FPGA的数字系统中,通常是设计一个数字锁相环(DPLL)来解决这些问题。文章设计一种新的利用bang-bang鉴相器实现的DPLL,bang-bang鉴相器能直接从接收数据流中提取位时钟信号,且在减少抖动、倍频、时钟恢复和数据同步有很好的优越性。分析了整个数字锁相环在无高斯白噪声环境下的性能,最后给出了整个锁相环的波形仿真。