IC设计中时序约束的自动化传播方法

在集成电路(IC)设计的过程中,准确地对顶层与模块的时序进行约束是时序分析及时序收敛的重要保证。为了提高效率,该文提出了一种时序约束的自动化等效传播方法,该方法包括时序约束的向下传播和时序约束的向上传播。相较于传统的时序约束的手动传播,自动化实现能有效地避免因设计与时序迭代而带来的时序约束的手动传播工作,减少了设计时序约束的人力成本,从而加速时序收敛的迭代周期,提高时序迭代与时序收敛的效率并节约人力成本。从实验结果来看,该方法在测试用例与项目工程应用中均能准确地生成对应的时序约束,显著提高了时序约束设计的效率及自动化程度。