CMOS低功耗窄带低噪声放大器优化设计

阐述了一个采用Chartered 0.35μm CMOS工艺实现的应用于315 MHz幅度键控接收芯片的低功耗窄带低噪声放大器。该电路主要采用限定功耗下同时优化噪声性能和输入匹配的技术进行设计,并且采取了其他一些措施来进一步改善电路的性能。采用一个并-串谐振网络,提供镜像抑制。实验测试表明,该低噪声放大器的噪声系数为1.47 dB,功率增益为19.97 dB,输入三阶截断点为-15.53 dBm,镜像抑制为42.4 dB,功耗为1.4 mW。