低开销三进制域Eta双线性对硬件加速器

基于身份标识的加密(Identity-Based Encryption,IBE)在物联网领域有很高的潜在应用价值,双线性对运算是其中的关键运算.本文针对物联网需求设计了一种低开销的双线性对硬件加速器.它选择了低开销的超奇异椭圆曲线上的三进制域eta对.该设计将Miller算法与幂运算分为两个硬件部分,流水线执行,增加了电路的吞吐率.Miller算法硬件实现中通过将Miller循环中的GF(36m)上的稀疏乘法与立方结合并重新调度和优化,减少中间值相关的开销.优化后的方案,具有更简单的运算单元,减少了寄存器的使用和存储器的读写.核心模乘运算采用了最高位优先的字串行结构.考虑到电路的规模较大,控制较复杂,采用了微码控制的方式进行实现.本文选取定义在GF(3^(97))上的椭圆曲线上的eta对进行了ASIC实现,在90 nm工艺下,版图面积650×650µm^(2),计算时间为16.7µs,面积延时积比现有eta对ASIC实现减小了38.8%.