基于FPGA的dPMR标准信道编码的设计与实现

根据dPMR标准,设计出一种基于FPGA实现信道编解码的系统。在标准算法基础上对电路结构进行优化处理,使该系统可以保证较高的实时性,并在占用硬件资源不大的条件下,符合dPMR标准的应用。

dPMR标准调制解调器设计

根据dPMR标准,提出了4FSK调制解调器的结构组成。详细介绍了平方根升余弦滤波器、码元同步器的设计。对码元同步器的性能进行了仿真,验证可行性。

基于AMBE2000和CMX7141的数字对讲机基带系统的设计

为了降低数字对讲机的成本,以8051作为中央处理器,采用语音编解码芯片AMBE2000和数字PMR处理器CMX7141,设计了一款遵从dPMR446标准,面向低端市场的数字对讲机基带系统。实验结果表明,该系统实现了数字通话,具有语音清晰、可靠性高、成本低等特点。

一种确定Turbo乘积码迭代因子的方法

提出一种确定Turbo乘积码迭代因子的算法。建立信道模型,生成测试软信息R;生成一组备选迭代因子向量,在备选迭代因子空间里用MATLAB仿真Chase-Pyndiah迭代译码算法流程,选择最优的迭代因子;迭代因子优劣的判据为迭代译码器的误码率以及迭代次数。实验结果表明,最优迭代因子有效地加速了迭代译码器的收敛速度,降低了译码的功耗。

基于DMR标准的TPC信道编解码设计

根据DMR标准,设计出Turbo乘积码信道编解码系统。详细介绍了信道编解码系统的整体流程图,以及内码汉明编解码单元的实现。在标准算法基础上对电路结构进行优化处理,使该系统可以保证在较高的实时性和占用硬件资源不大的条件下,符合DMR标准的应用。

TPC自适应迭代译码方法

提出一种TPC自适应迭代译码算法。从接收到的软信息估算信道的信噪比;根据信噪比选择最优的软译码迭代因子,将迭代因子与软信息送入SISO迭代译码器;检测每次SISO译码器的输出,达到迭代终止条件即结束译码。提出的自适应迭代译码方法大大地增强了译码器的灵活性,动态的选择译码策略,尤其在低噪声信道下有效地降低了译码的功耗。

超宽带窄脉冲发射芯片及应用系统电路实现

本文给出了一个基于自主知识产权芯片实现的超宽带窄脉冲发射电路及测试结果,通过超低功耗单片机MSP430F123控制超宽带脉冲发射机芯片,可实现高速率数据的无线发射,所采用的超宽带发射机芯片基于0.18μm CMOS工艺设计和实现,能够以0￣800Mpps的脉冲重复频率产生宽度约为500ps的超宽带窄脉冲信号,经过脉冲整形电路后,信号的频谱在500MHz￣1.5GHz之间,发射功率谱密度低于-41.3dBm/MHz。

基于FPGA的ACELP声码器的设计与实现

根据ACELP语音编码算法的原理,设计出一种新的基于FPGA实现ACELP语音编码算法的声码器系统。对比传统的DSP实现方法,该声码器系统可以保证良好的语音质量和较高的实时性,并且价格低廉,功耗小。

DMR标准RS码编译码器的FPGA实现

为了降低DMR标准Reed-Solomon(12,9)的译码复杂度,提出一种新的Step-by-Step译码算法。该算法通过计算伴随式,查找错误位置并同时计算修正子实现。与RS(255,239)和RS(255,249)相比,该算法不需要大量的存储器和复杂的逻辑控制,求逆运算也大为减少并且转化为有限域乘法器实现。该译码算法通过下载至Xilinx FPGA得到验证。