基于SMIC40LL工艺的DDR物理层IP设计

随着高性能消费电子如智能手机,平板电脑的迅速普及,对高性能低功耗的DDR接口电路的需求随之迅速增加。本文论述了在SMIC40LL工艺上实现了高性能、低功耗、小面积的DDR物理层IP技术,包括DDR物理层架构、DLL设计、IO设计和物理实现。该物理层IP可以在SS条件下达到1333Mbps的速率并在核心电压稍稍过压下达到1600Mbps的速率。

基于CCopt引擎的SMIC 40nm低功耗工艺Cortex A9的时钟树实现

随着市场智能手机平台和平板电脑对芯片性能和上市时间要求的不断提升,后端工程师面临的设计压力会越来越大。传统的数字实现流程在满足当今SoC设计的功耗、频率与面积要求方面正在达到极限。那如何在很短的时间内迅速实现芯片功耗、频率与面积的提升变的尤为重要。本文基于SMIC 40nm低功耗工艺的ARM Cortex A9物理设计的实际情况,详细阐述了如何使用cadence最新的时钟同步优化技术,又称为CCopt技术来实现统一的时钟树综合和物理优化。根据实现的结果来看,CCopt引擎很好的实现了目标。实现8%的设计频率提升,并实现了时钟树功率与面积降低。Cadence最新的CCopt引擎对实现复杂芯片物理设计、缩短设计周期、提升芯片性能带来了很大的优势。

探讨全面预算管理在企业中的运用

全球化经济的背号下，全面预算管理越来越显现出了其重要性。企业要提升自身的竞争力，就需要降低成本提升效益，而全面预算管理是实现此目标不可缺少的组成部分。本文从全面预算管理在企业的作用出发，对其实行中的问题进行了分析。最后给出了完善我国企业全面预算管理的具体建议，为企业落实全面预算管理提供参考。