从RTL到GDS的功耗优化全流程

功耗作为大型SoC芯片的性能功耗面积(PPA)三要素之一,已经变得越来越重要。尤其是当主流设计平台已经发展到了7 nm以下。AI芯片一般会有多个核心并行执行高性能计算任务。这种行为会产生巨大的功耗。因此在AI芯片的设计过程中,功耗优化变得尤为重要。利用一个典型的功耗用例波形或者一组波形,可以从RTL进来开始功耗优化。基本的方式是借助Joules-replay实现基于RTL波形产生相对应的网表波形。在Genus的syn-gen、syn-map、syn-opt三个综合阶段,都可以加入Joules-replay,并且产生和综合网表相对应的波形,用于Innovus PR阶段进一步地进行功耗优化。在Innovus中实现Place和Routing也分为3个阶段:place_opt、cts_opt和route_opt。同样每一步都可以引入Joules-replay来生成功耗优化所需的网表波形。最终在Tempus timing signoff的环境中,再次引入波形进行功耗优化。基于上面的一系列各个节点的精确功耗优化该设计可以获得10%以上的功耗节省。此时再结合multi-bit技术,最终可以获得21%的功耗节省。

一种用于跨平台数字后端流程中电压降违例修复的高效自动方法

由于半导体芯片设计已经到了纳米量级,单位面积内的标准单元越来越密集。这个可以不断提升芯片的集成度,但同时也让单位面积内的电流密度或者说单位面积的功耗密度不断增加。这就需要数字后端工程师需要在电路设计中考虑电源网络和功耗问题,目的是不要出现过大的压降。目前行业内对最终电压降的违例大多是通过手动修复的方式。这种方式的效率非常低。布局布线工具如cadence的innovus也提供了自动修复的流程。但是默认流程的修复效果不能在最终的签核(signoff)工具中得到验证。这是由于行业内大多设计公司采用了Synopsys的Starrc和PrimeTime作为signoff的工具。而这两个工具对RC参数和时序的算法与Cadence的工具不一致。这就会造成innovus内部看到的电压降情况与voltus signoff的不一致。从而达不到针对性的修复。本文基于行业内流行的跨平台数字后端流程,将signoff阶段的RC和时序数据加载到innovus当中,让innovus看到了和signoff同样的电压降情况,从而做到了自动又高效的电压降违例修复。