“电路分析与电子线路”课程教学改革与实践

传统电路学科基础课程的内容和教学方式已经无法满足当代电子信息科技产业的高速发展需求。2018年,电子科技大学在全校范围内推出了学科基础课程“电路分析与电子线路”,融合了学校原有的“电路分析基础”和“模拟电路基础”两门专业基础课程,在课程内容和教学方式上进行了改革。该文介绍了“电路分析与电子线路”课程教学改革和实践的进展,并通过2018—2022年共7912名学生的成绩统计数据分析了该课程的教学效果。结果表明尽管该课程的学时大幅小于之前两门专业基础课程的学时之和,但通过5年的课程建设,该课程已经实现了良好且稳定的教学效果。

基于MEMS技术的集成压力-湿度传感器

设计了一种高灵敏度的集成压力和湿度传感单元的芯片。压力传感单元基于SOI和蛇形电阻结构。室温下,传感器在载压范围为3~129 kPa内灵敏度为0.026 mV/kPa,与有限元仿真基本吻合。传感器在25~120℃范围内的热灵敏度漂移为0.004‰FS/℃,热零点漂移为0.25%FS/℃。湿度传感单元采用的叉指电极和电容式结构,引入含氟PI作湿度敏感膜。设计Mo电阻加热结构加快传感器降湿过程,缩短降湿时间近32%。在10%~90%RH的湿度范围,含氟PI湿度传感器的灵敏度为0.121 pF/%RH,略低于无氟PI器件。含氟基团的引入,使得传感器的湿滞较无氟PI降低16%。“电容-湿度”曲线呈指数分布,相关系数R^(2)=0.996。测试结果发现,湿度传感单元和压力传感单元拥有良好的独立工作性能。

射频异构集成微系统多层级协同仿真建模与PDK技术综述

作为后摩尔技术的可选路径之一,基于异构集成工艺实现的集成微系统具有高集成度、低成本、高性能等优点,引起学术界和工业界的广泛关注。异构集成微系统设计是以系统为中心的多层级协同设计,对传统以晶体管为中心的设计方法和设计流程带来新的挑战,同时对设计环境的开发带来新的要求。本文对射频集成微系统设计中所需的基础器件/结构建模方法、多工艺混合工艺设计套件(Process Design Kit,PDK)技术、以及电路-模块-系统多层级协同仿真等技术最新进展进行综述。

基于磁性传感器的低失调温度补偿接口电路设计

面向磁性传感器在物联网(IoT)技术中的广泛应用,该文基于180 nm CMOS工艺设计了一种具有低失调电压,低温度漂移特性的霍尔传感器接口电路。针对霍尔传感器灵敏度的温度漂移特性,该文设计了一种感温电路并与查表法相结合,调节可编程增益放大器(PGA)的增益有效地降低了霍尔传感器的温度系数(TC)。在此基础上,通过在信号主通路中使用相关双采样(CDS)技术,极大程度上消除了霍尔传感器的失调电压。仿真结果表明,在–40°C~125°C温度范围内,霍尔传感器的TC从966.4 ppm/°C减小到了58.1 ppm/°C。信号主通路的流片结果表明,霍尔传感器的失调电压从25 mV左右减小到了4 mV左右,霍尔传感器的非线性误差为0.50%。芯片的总面积为0.69 mm^(2)。

一种用于光隔离IGBT栅极驱动的智能型LED驱动电路

采用双极型工艺设计了一种智能型高速LED驱动电路,可用于光隔离IGBT栅极驱动芯片的输入驱动。该设计采用一种新型逻辑门结构来实现信号传输、故障反馈以及外部置位等功能,同时达到降低信号传输延迟时间的目的。测试结果表明,在常温条件下,LED驱动电路的输入信号传输延迟时间为70 ns,复位信号有效到故障消除的延迟时间为4.59μs。所设计的驱动电路能够满足光耦隔离IGBT栅极驱动芯片的使用要求。

氮化镓基单片功率集成技术

宽禁带、高临界击穿电场和高饱和电子速度的材料优越性,以及铝镓氮/氮化镓(Al GaN/GaN)异质结能通过极化不连续性在其界面极化诱导出具有高浓度、高迁移率的二维电子气并制备出高电子迁移率晶体管,使氮化镓器件正成为下一代功率和射频应用领域的新型高性能电子器件。氮化镓基单片功率集成技术是减小寄生电感影响、提升集成电路开关速度、降低系统功耗和实现系统小型化的关键技术。该文围绕氮化镓单片功率集成技术,对p/n双极性沟道异质结外延结构、单片异质集成、全氮化镓集成电路和p沟道器件关键技术的研究进展进行了全面分析。

一种高PSRR低压差线性稳压器电路

通过对低压差线性稳压器(LDO)的电源抑制比(PSRR)进行理论分析得出,功率管栅极电压与LDO输入电压的小信号比值越接近1,PSRR就越高。基于此理论,在传统LDO的基础上增加了1种新结构,将二极管连接形式的MOS管与共源共栅结构串联,使功率管栅极电压与LDO输入电压的小信号比值接近1。随后,对该结构进行了理论分析,分析结果表明相比其他的PSRR提升技术,具有该结构的LDO其PSRR不会随着负载电流的增加而发生较大变化。LDO改进前和改进后PSRR的绝对值分别为65 dB和76 dB;改进后的结构在不同的负载电流下均具有较高的PSRR。相比体驱动前馈以及增加电荷泵将电源回路与LDO主体电路隔离等PSRR提升技术,该方法仅在传统LDO上增加了3个MOS管,减小了电路的功耗和面积。

JFET构成的运算放大器输入过压保护电路设计

为弥补传统运算放大器输入过压保护电路中电阻加钳位二极管结构的缺陷,设计一种新型输入过压保护电路。电路采用中科渝芯4μm双极工艺完成设计,主要由结型场效应管器件JFET以及钳位二极管构成,利用JFET沟道夹断原理使过压电流最终趋于饱和,实现过压保护功能。采用对称性设计,使正负过压下饱和过压电流相等。经仿真实验,结果表明此款运算放大器的输入过压保护电路相较传统结构噪声更小,对过压电流具有更强的限制作用,具有一定的应用价值。

立德树人视角下“微电子器件”课程思政建设研究

为落实立德树人的根本任务,电子科技大学示范性微电子学院专业核心课程“微电子器件”的教师结合课程内容,解决了传统教学中单纯重视知识传授、缺乏与价值塑造与能力培养的有机融合等问题,在传授专业知识过程中,引入时事新闻、介绍业界老一辈科学家励志故事、解析专业知识点的象征隐喻意义,通过教师的言传身教、改革考核方式和产教交融等,从多角度融入课程思政,激发学生理想信念,树立学生科技报国的决心。课程问卷调查显示,绝大多数学生对专业课中融入思政元素的形式表示认同,认为可以给理论抽象、较难理解的专业课注入新鲜血液,帮助他们增强对知识点的记忆和理解,并且有效引领他们进行价值塑造。

芯粒功能划分方法与互连体系综述

目前,芯片设计面临“面积墙”的挑战,这为芯片制造带来了高昂的流片成本。芯粒技术可以通过成熟的工艺制程制造较小面积的芯片,然后通过先进封装方式打破面积墙的限制,实现芯片的敏捷设计,降低设计成本。而设置多大的芯粒颗粒度可以满足芯片设计的灵活需求,是利用芯粒技术的一个核心问题。芯粒功能的划分也影响着芯粒间的互连结构,如何实现各功能芯粒间互连是最终实现芯片功能的关键。因此,本文综述国内外近年来对芯粒功能划分上的研究、在芯粒设计空间上的探索以及芯粒功能划分对芯粒间互连网络影响,并指出芯粒的设计方法学是未来芯粒技术发展的重要研究方向。

压控型脉冲功率半导体器件技术及应用

近年来,采用新一代半导体开关替代传统气体或真空开关是脉冲功率系统的一种重要发展趋势。为了给脉冲功率半导体器件领域的技术发展提供参考,简要介绍了压控型脉冲功率半导体器件技术的发展历程,总结了MOS栅控晶闸管(MCT)在器件设计、工艺和可靠性等方面的研究进展,同时通过比较MCT与一般商业IGBT器件,阐述了MCT相比于其他功率脉冲半导体器件的优劣情况,并结合典型应用场景展示了MCT器件的优势,对压控型脉冲功率半导体器件的发展趋势进行了简要分析。

SOI高压LDMOS器件氧化层抗总电离剂量辐射效应研究

绝缘体上硅(SOI)高压横向扩散金属氧化物半导体(LDMOS)器件是高压集成电路的核心器件,对其进行了总电离剂量(TID)辐射效应研究。利用仿真软件研究了器件栅氧化层、场氧化层和埋氧化层辐射陷阱电荷对电场和载流子分布的调制作用,栅氧化层辐射陷阱电荷主要作用于器件沟道区,而场氧化层和埋氧化层辐射陷阱电荷则主要作用于器件漂移区;辐射陷阱电荷在器件内部感生出的镜像电荷改变了器件原有的电场和载流子分布,从而导致器件阈值电压、击穿电压和导通电阻等参数的退化。对80 V SOI高压LDMOS器件进行了总电离剂量辐射实验,结果表明在ON态和OFF态下随着辐射剂量的增加器件性能逐步衰退,当累积辐射剂量为200 krad(Si)时,器件的击穿电压大于80 V,阈值电压漂移为0.3 V,器件抗总电离剂量辐射能力大于200 krad(Si)。

100 V SOI厚栅氧LDMOS器件设计与优化

基于高压模拟开关需求,对100 V绝缘体上硅(SOI)厚栅氧横向扩散金属氧化物半导体(LDMOS)器件开展研究。利用仿真软件,研究了该LDMOS器件的结构参数,包括漂移区长度、漂移区掺杂剂量、多晶硅栅场板长度对LDMOS器件击穿电压的影响。采用沟道离子补偿注入的方法,通过控制沟道区调整沟道区硼离子注入剂量,调节器件的阈值电压,同时通过优化N阱区(N-well)注入窗口长度改善器件的饱和电流。

基于声表面波传感器的转子叶片应变无线测量研究

声表面波传感器可以实现无线无源工作,该特性使其在高速旋转部件测试中有重要的应用前景。利用硅酸镓镧压电晶体设计并制备了谐振型SAW传感器,研究了其应变敏感特性,并成功应用于转子叶片应变的无线测试试验。结果表明,所制备的SAW传感器的谐振频率为217.794 MHz,品质因子达到5807,应变灵敏度为-317 Hz/με。在3000~15000 r/min转速下,无线测试了转子叶片应变,测试结果与电阻应变计测量结果及有限元仿真计算结果基本一致。研究结果可以为SAW传感器在高速旋转设备的无线测试工程应用提供参考。

电磁寄生参数对SAW滤波器性能的影响

设计了B41频段的声表面波(SAW)滤波器,利用三维电磁场仿真工具HFSS建立表面贴装器件(SMD)封装和芯片级(CSP)封装模型,对比两种封装的声-电磁联合仿真结果得出,在滤波器电路拓扑结构中,当2条不同并联支路连接在一起时,由于SMD封装键合引线的电磁寄生参数影响,滤波器在高频处的带外抑制会出现“上翘”。建立不同键合线数量、直径及长度的SMD封装模型,并仿真计算S参数。对比仿真结果可知,随着键合线直径的增大和长度的减小,其等效电感逐渐变小,即键合线的电磁寄生参数逐渐减小,对SAW滤波器性能的影响逐渐减弱,高频处的带外抑制性能得到优化。结果表明,CSP封装植球倒扣的电磁寄生参数更小,声-电磁联合仿真的结果更优,与实测结果吻合较好。

钽酸锂单晶薄膜的退火处理与微结构分析

离子注入剥离技术制备的钽酸锂单晶薄膜可用于高品质因数和低热漂移窄带射频滤波器,但高能离子注入使钽酸锂薄膜存在缺陷及晶格损伤,限制了器件性能的提升,无法充分发挥单晶薄膜的性能优势。使用退火工艺对钽酸锂薄膜进行损伤修复,采用拉曼光谱对不同温度退火的钽酸锂薄膜进行表征测试,分析了退火温度对钽酸锂薄膜成分和缺陷的影响。结果表明,退火处理修复了钽酸锂薄膜的锂空位缺陷,降低了钽酸锂薄膜的氧空位等成分偏析。

低频小型化兰姆波谐振器的研究

针对低频声学器件的小型化、大带宽问题,该文基于Y切-铌酸锂压电薄膜激发了反对称A0兰姆波模式,并采用有限元法对A0模式进行了结构设计与理论分析。研究了铌酸锂切型、电极材料、金属化比及膜层厚度变化对声速和机电耦合系数等性能的影响。结果表明,特定结构下,与常规声表面波相比,A0模式兰姆波声速较小,机电耦合系数较大,有利于低频声学滤波器小型化设计。通过研究不同结构对谐振器A0模式兰姆波的横向模态的影响,实现了杂波抑制。

本征基区尺寸对双极器件总电离剂量辐射效应的影响

基于标准0.18μm BCD工艺,对双极器件总电离剂量(TID)辐射效应进行了研究,提出了一种提高双极器件抗总电离剂量辐射能力的方法。理论分析表明,在标准0.18μm BCD工艺中,双极器件总电离剂量辐射的敏感区域位于浅沟槽隔离结构下方、基极接触区和发射极边缘之间的本征基区。对不同本征基区尺寸的双极器件进行了总电离剂量辐射实验,研究了本征基区尺寸对双极器件电流增益随总电离剂量退化的影响。实验结果表明,在相同总电离剂量下,双极器件本征基区尺寸越小,增益衰减比例越小,辐射敏感性越低。将10 V纵向npn(VNPN)器件的本征基区尺寸由1.4μm减小至0.6μm,可将150 krad(Si)总电离剂量辐射后的归一化电流增益由0.6132增大到0.7081。因此,减小本征基区尺寸是一种有效的双极器件总电离剂量辐射加固技术。

可变流水级SM4加解密算法硬件设计及FPGA实现

SM4加解密算法作为我国第一个商用密码算法,凭借其算法结构简单易实现、加解密速度快和安全性高等优点,被广泛应用在数据加密存储和信息加密通信等领域中。以可变流水级SM4加解密算法硬件设计以及FPGA实现为研究课题,重点研究了不同流水线级数设计的性能差异,设计了一种可控制流水线级数的SM4加解密电路,并将其封装为带有AXI接口和APB接口的IP核。基于XILINX ZYNQ器件,在XILINX ZYNQ-7020开发板上搭建小型SoC,将设计的SM4 IP核挂载到AXI总线上,模拟实际工作情景并进行性能测试。通过软件加解密数据与仿真测试得到的数据来验证设计功能的正确性;测试不同流水线级数的性能,以此选出最适合的流水线级数。

SiC MOSFET器件栅氧可靠性研究综述

碳化硅金属氧化物半导体场效应晶体管SiC MOSFET(silicon carbide metal-oxide-semiconductor field effect transistor)因具有高压、高频、低导通损耗等优异特性而获得产业界广泛关注,但相比于硅基IGBT,SiC/SiO_(2)栅氧界面高缺陷密度引起的栅氧可靠性问题成为制约SiC MOSFET器件规模化应用的关键瓶颈。通过对近年来国内外SiC MOSFET栅氧可靠性研究成果的梳理和分析,阐述了当前栅氧可靠性问题的形成原因,归纳总结了各类常用的栅氧可靠性评估方法,并进行了比较分析,最后重点探讨了极端工况下SiC MOSFET栅氧可靠性及其提升技术的发展现状。