集成电路物理设计方法探究

随着工艺的不断发展,深亚微米IC物理设计给了我们很大的挑战,比如在时序收敛、电压降、串扰分析等方面带来的挑战。本文以一块高性能单片机芯片的后端设计流程为例,讲述在0.18μm工艺下后端设计过程中所遇到的问题,以及解决问题的新方案,克服了以往后端设计耗时长的缺陷,在短时间内完成了后端设计。

高校大学生就业指导现状分析及对策研究——以福建省八所高校为例

以福建省八所高校为例,分析福建省高校大学生就业指导过程中存在着大学生对就业指导满意度不高、就业指导方式和内容缺乏系统性、高效率的就业指导模式尚未形成等现实问题,构建起福建省高校就业指导全程化、个性化、专业化、信息化、市场化的"五化融合"的就业指导模式,以提高高校大学生就业指导能力。

一种高性能14位采样保持电路

设计了一种应用于流水线型模数转换器的14位100MHz采样保持电路,并在电路设计中,提出了一种改进型的栅压自举采样开关电路。在不增加电路复杂性的情况下,栅压自举采样开关电路可以有效地增加采样开关管的开启时间和关断时间,以及电路的可靠性。采样保持电路采用电容翻转式结构,以及采用增益提高的全差分折叠式共源共栅跨导放大器来实现。采用SMIC1.8V/3.3V0.18μm 1P6M CMOS工艺对电路进行设计与仿真。仿真结果显示,在10.009765MHz输入信号,100 MHz工作频率下,输出信号的无杂散动态范围(SFDR)为95.9dB,与传统自举开关相比,提高了16.3dB。

新型超高频RFID编解码和CRC电路的设计与实现

提出了一种新的超高频射频识别(RFID)标签芯片的数据编解码与循环冗余校验(CRC)计算同步进行的电路结构。该电路采用ISO/IEC 18000.6C标准协议,在数据编解码过程中同步进行串行CRC计算来提高系统数据的处理速度。采用FPGA进行仿真分析。结果表明,该设计方法可实现CRC编解码与RFID数据的编解码同步,即不占用额外的时钟处理CRC计算,从而满足超高频RFID的快速通信要求。所提出的串行CRC电路在SIMC 0.18μm标准CMOS工艺下进行综合,其面积比并行CRC电路节省31.4%,电路算法更简单。

一种片内电流模比较增强型上电复位电路

介绍了一种片内电流模比较增强型上电复位电路。与传统的片内上电复位电路相比,该上电复位电路避免了二极管复位电路复位信号不彻底和基准增强型上电复位电路较复杂的缺点,利用简单的二极管箝位模块、电流模比较模块和逻辑电平迟滞模块,增强了上电复位信号,有利于后续逻辑单元的翻转。电路采用标准0.35μm CMOS工艺进行设计和流片。芯片样品电路测试结果表明,在3.3V电源电压下,电路工作正常,其上电复位逻辑高电平约2.3V,比普通二极管复位电路高约0.8V,有利于后续逻辑单元的翻转,且电路结构比基准型复位电路简单。

一种基于VCO量化的MEMS加速度计接口电路

采用0.18μm CMOS工艺,设计了一种基于VCO量化的电容式MEMS加速度计接口电路。电路基于VCO实现量化,可直接输出数字信号,克服了传统模拟力反馈的非线性问题,且不需要ADC或额外的比较器电路,大大降低了电路的复杂性。仿真结果表明,该接口电路系统噪声基底为18μg·Hz^-1/2,最大非线性误差为0.57%,电路功耗为6.7 mW,输入带宽和检测范围分别为2.5 kHz和±1.0 g。该接口电路达到较好的性能。

一种混合信号传输的低场核磁共振读出电路

提出了一种应用于低场核磁共振的采用混合信号传输的读出电路。该读出电路系统主要由前端放大器、接收机与后端模数转换器组成。提出的混合信号传输技术的本质在于利用相位域与电压域的混合模式检测,以及放大器与模数转换器之间的增益分配来增强线性度。采用0.18μmCMOS工艺设计,仿真结果表明,在1.2 V的电源电压下,整体电路的功耗为0.5 mW,前端放大器的输入1 dB压缩点与IIP3分别为-9.31 dBm和-5.98 dBm,接收机的等效输入噪声仅为2 nV·Hz^(-1/2)。

一种适用于降压DC-DC的改进型电流检测电路

基于电流模式控制能够较好地改善DC-DC的性能,设计一种适用于降压DC-DC的改进型电流检测电路,所提出的电流检测电路提高了电流感应的速度和精度。通过对电路的理论分析与设计,采用SMIC 0.18μm CMOS工艺模型,利用Cadence工具对电路进行仿真验证,所提出的电流检测电路在负载电流为50 mA^500 mA时都能够达到96%的效率以及小于40 ns的建立时间。在开关频率为2 MHz时,输入电压范围为2.5 V^4.2 V,所需电感值为4.7μH,电容值为10μF,输出电压纹波小于18 mV。

BCH译码器并行钱式搜索电路的优化及实现

为了提高数据处理效率,BCH编译码电路都采用并行结构,但是并行结构大幅度增大电路的面积消耗及逻辑延迟。对并行钱氏搜索中占主要资源的单变量乘法器进行优化。仿真综合结构表明,BCH码(16 459,16 384,5)在此简化乘法器的基础上,其并行结构电路在面积资源的优化率可达81.9%,关键路径延迟的优化率可达66.4%。

基于模块局部可重构FIR滤波器设计

介绍了一种使用动态局部重构技术设计可重构FIR数字滤波器的方法,是一种注重面积效率高、灵活性强,允许动态插入或删除局部模块的方法,并在Xilinx Virtex-4 FPGA上实现。这种设计方法比传统的FIR滤波器的设计方法具有占用资源更少、重构时间更短、高速灵活性等优点。

一种新型全CMOS低功耗基准电源的设计

基于亚阈值区MOSFET器件栅源电压的负温度特性,以及两MOSFET串联中间结点电压的正温度特性,设计了一个新型基准电压源。与传统带隙基准电压源相比,该电路采用全CMOS器件,无电阻,具有功耗低、面积小的特点。另外,设计了一个高电源抑制比、低温漂的电流源为基准电压源提供偏置。对电路进行了理论分析和优化设计,采用SMIC 0.18μm CMOS工艺,在各工艺角下对电路进行仿真。仿真结果显示,该基准电源的输出电压为700mV左右,温漂系数约为8×10-5/℃,电源电压可低至1.2V,电源抑制比达到-62dB@100Hz,功耗仅为1.5μW。

基于GaAs HBT的J类射频功率放大器

基于2μm GaAs HBT工艺,设计了一种工作于1.8~2.0 GHz的射频功率放大器。该功率放大器采用两级放大结构,功率级选用具有良好线性度和效率的J类功率放大器。输出匹配电路采用电容电感组成的两级网络来实现低Q值匹配,拓宽了宽带性能。在驱动级输入端偏置处添加模拟预失真,进一步改善了幅相特性。电源电压为3.3 V,偏置电压为3.4 V。采用ADS软件对该功率放大器进行仿真。结果表明,在1.8~2.0 GHz频率范围内,饱和功率为30.2 dBm,1 dB压缩点输出功率为29.5 dBm,小信号功率增益为32 dB,功率附加效率高于46%。

一种超低功耗低相噪FBAR振荡器

提出了一种基于薄膜体声波谐振器(FBAR)的差分Colpitts振荡器。相比于传统Colpitts振荡器,该差分Colpitts振荡器移除了尾电流源,减少了近偏频相位噪声。交叉耦合差分对与耦合变压器的结合提高了有效负跨导,减小了振荡电路对启动电流的要求,增加了低电源电压下的输出摆幅,降低了相位噪声。该振荡器工作于C类状态,有效提高了电流利用率,保证电流相等条件下达到更好的相位噪声性能。选用具有高Q值的1.865 GHz-FBAR作为振荡器的谐振腔,CMOS电路基于SMIC 55 nm RFCMOS工艺完成。仿真结果表明,在0.6 V电源电压下,输出载波频率为1.876 GHz, 1 kHz偏频、1 MHz偏频时相位噪声分别达-84 dBc/Hz、-146 dBc/Hz,功耗仅为83μW,整体FOM值为-225 dB。

一种基于0.13μm SiGe工艺的77GHz功率放大器

提出了一种采用0.13μm SiGe工艺制作的77GHz功率放大器。该放大器采用两路合成结构提高输出功率,采用两级差分放大结构提高增益。功率级选择Cascode结构,提升功率级输出阻抗,便于匹配。驱动级选择共射极加中和电容的结构,便于提升增益。在输入端,通过两路耦合线巴伦结构进行功率分配,得到两对差分信号,经过两路放大之后再通过两路耦合线巴伦结构进行功率合成,最后输出信号,级间匹配采用变压器匹配。该功率放大器采用ADS软件仿真。结果表明,在77GHz的工作频点处,小信号增益为19.6dB,峰值功率附加效率为11%,饱和输出功率为18.5dBm。

一种采用全MOS器件补偿温度和沟调效应的电流控制环形振荡器

提出一种全MOS器件补偿温度和沟调效应电流控制环形振荡器,以减小通信时钟恢复电路振荡器的振荡频率偏移.与传统振荡器相比,该振荡器采用全MOS器件设计温度和偏置电流补偿电路,在增强可靠性的情况下降低了温度和沟调效应引起的频率偏移.电路采用0.35μm标准MOS工艺设计,通过与传统振荡器性能进行仿真比较,该方法振荡频率的偏移量得到明显改善.

一种适用于无线供电的温度传感器

提出了一种适用于无线供电的温度传感器。采用基于压控振荡器的反馈环路,优化信号精度。利用压控振荡器和电流源反馈方法,设计了温度传感环路,无需内部稳压器就可达到较好的电源抑制效果。采用0.18μm标准CMOS工艺进行仿真设计。结果表明,在1 V电源电压下,传感器的功耗在室温下仅为3.5μW。在-20℃~100℃范围内,温度误差范围为-0.1197℃~0.1176℃。在直流频率下,系统的电源抑制比为-29^-40 dB。

一种低静态电流瞬态增强的无电容型LDO设计

基于推挽式结构能提高运算放大器压摆率的特性,设计了一款静态电流低、内含推挽式AB类放大器的无电容型低压差线性稳压器（LDO）。通过优化,改善了LDO的瞬态响应性能,与传统的LDO相比,所提出的无电容型LDO的静态电流明显减小。采用SMIC 0.18μm CMOS工艺模型,利用Cadence工具对电路进行仿真验证。仿真结果表明,当输入电压为1.4~4V时,优化后LDO的输出电压为1.2 V,静态电流为5.2μA,最大负载电流达到100 mA,线性调整率为0.016%,负载调整率为0.67%,下过冲为157mV,上过冲为121mV,建立时间为1.5μs。优化后电路瞬态响应性能改善了约50%,版图面积约为0.017mm2。

ECG系统中低功耗高线性G_m-C滤波器

采用SMIC 0.18μm CMOS工艺,设计了一种应用于无线心电图检测系统的5阶Gm-C巴特沃斯低通滤波器,滤波器的综合采用流图法模拟无源LC梯形网络结构。基于MOS晶体管的亚阈值导电性以及源级负反馈的线性化技术,设计了一种低功耗、高线性的OTA。仿真结果显示,滤波器-3dB截止频率为256Hz,当输入频率为100 Hz,Vpp为100mV的正弦信号时,滤波器3阶谐波失真为-56.91dB,阻带衰减率达到99.77dB/dec,静态功耗为0.8mW。

一种全CMOS低功耗基准电压源的设计

基于MOSFET亚阈值的特性,通过两个MOSFET阈值电压差与热电压VT相互补偿的原理,提出了一种全CMOS基准电压源电路。与传统带隙基准电路相比,该电路采用全CMOS器件,无需电阻和传统分立电容,具有电路结构简单、功耗低、温度系数小和面积小的特点。通过对电路的理论分析,采用SMIC 0.18μm CMOS工艺模型,利用Cadence工具对电路进行仿真验证,在电源电压为1.8 V的条件下,输出电压为364.3 mV(T=27℃),温度系数为6.7 ppm/℃(-40℃^+125℃),电源抑制比达到-68 dB@10 kHz,功耗为1.3μW。

一种基于无线传感网的车位检测系统设计

本文所设计的车位检测系统基于无线传感网(Wireless Sensor Network,WSN)技术。检测节点使用MSP430单片机控制MAG3110磁阻传感器,配合车位检测算法,并通过nRF905无线通信模块向转换节点发送车位使用信息。转换节点将接收到的信息转换成以太网数据。系统具有检测准率高、组网方便、抗干扰能力强和功耗低等特点,能实现对车位使用情况的实时监测。