期刊导航
期刊开放获取
河南省图书馆
退出
期刊文献
+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
检索
高级检索
期刊导航
共找到
1
篇文章
<
1
>
每页显示
20
50
100
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
显示方式:
文摘
详细
列表
相关度排序
被引量排序
时效性排序
时钟延时及偏差最小化的缓冲器插入新算法
被引量:
2
1
作者
曾璇
周丽丽
+2 位作者
黄晟
周电
李威
《电子学报》
EI
CAS
CSCD
北大核心
2001年第11期1458-1462,共5页
本文提出了以最小时钟延时和时钟偏差为目标的缓冲器插入新算法 .基于Elmore延时模型 ,我们得到相邻缓冲器间的延时是缓冲器在时钟树中位置的凸函数 .当缓冲器布局使所有缓冲器间延时函数具有相同导数值时 ,时钟延时达到最小 ;当所有源...
本文提出了以最小时钟延时和时钟偏差为目标的缓冲器插入新算法 .基于Elmore延时模型 ,我们得到相邻缓冲器间的延时是缓冲器在时钟树中位置的凸函数 .当缓冲器布局使所有缓冲器间延时函数具有相同导数值时 ,时钟延时达到最小 ;当所有源到各接收端点路径的延时函数值相等时 ,时钟偏差达到最小 .对一棵给定的时钟树 ,我们在所有从源点到各接收端点路径上插入相同层数的缓冲器 ,通过优化缓冲器的位置实现时钟延时最小 ;通过调整缓冲器尺寸和增加缓冲器层数 ,实现时钟偏差最小 .
展开更多
关键词
偏差最小化
集成电路
缓冲器插入
算法
时钟延时
VLSI
下载PDF
职称材料
题名
时钟延时及偏差最小化的缓冲器插入新算法
被引量:
2
1
作者
曾璇
周丽丽
黄晟
周电
李威
机构
复旦
大学
微
电子
系
专用集成电路与
系
统国家重点实验室
美国德州大学达纳斯分校电子工程系
出处
《电子学报》
EI
CAS
CSCD
北大核心
2001年第11期1458-1462,共5页
基金
国家 8 63计划 (863 SOC Y z 6 1
863 SOC Y 3 3)
+2 种基金
自然科学基金海外青年学者合作研究基金 (No.6992 840 2 )
自然科学基金 (No.6980 60 0 4 )
教育部高等学校博士学科点专项科研基金 (No .2 0 0 0 0 2 4 62 8)
文摘
本文提出了以最小时钟延时和时钟偏差为目标的缓冲器插入新算法 .基于Elmore延时模型 ,我们得到相邻缓冲器间的延时是缓冲器在时钟树中位置的凸函数 .当缓冲器布局使所有缓冲器间延时函数具有相同导数值时 ,时钟延时达到最小 ;当所有源到各接收端点路径的延时函数值相等时 ,时钟偏差达到最小 .对一棵给定的时钟树 ,我们在所有从源点到各接收端点路径上插入相同层数的缓冲器 ,通过优化缓冲器的位置实现时钟延时最小 ;通过调整缓冲器尺寸和增加缓冲器层数 ,实现时钟偏差最小 .
关键词
偏差最小化
集成电路
缓冲器插入
算法
时钟延时
VLSI
Keywords
clock distribution
buffer insertion
clock routing
clock delay
clock skew
分类号
TN47 [电子电信—微电子学与固体电子学]
TP301.6 [自动化与计算机技术—计算机系统结构]
下载PDF
职称材料
题名
作者
出处
发文年
被引量
操作
1
时钟延时及偏差最小化的缓冲器插入新算法
曾璇
周丽丽
黄晟
周电
李威
《电子学报》
EI
CAS
CSCD
北大核心
2001
2
下载PDF
职称材料
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
上一页
1
下一页
到第
页
确定
用户登录
登录
IP登录
使用帮助
返回顶部