基于BSIM深亚微米级MOSFET短沟道效应建模和特征提取方法研究

本文基于BSIM标准研究了现代深亚微米级MOSFET器件的建模和特征提取方法 ,着重在于短沟道效应方面 ,其中测试样品由MicronTM公司提供 ,最短沟道长度仅为 0 16微米 .内容包括一般短沟道效应、基板效应和漏极感应势垒降低效应 (简称DIBL效应 )等 .研究表明 ,实验数据和BSIM模型结果较好吻合 ,证明文中方法的有效性以及较好的应用前景 .

一种克服SOI MOSFET器件自加热效应的方法(英文)

MOS器件的自加热效应将影响器件的性能 .漏极电流将减小 ,长时间的可靠性也会受到影响 .在SOI器件中 ,自加热甚至比埋葬式氧化物引起的问题更严重 .本文通过在SOI和基片之间增加一条具有高导热和低导电的路径 。

SOI嵌入式DRAM技术动态钳制电位DTMOS器件性能的优化设计(英文)

描述了n 沟道动态电位DTMOS半导体器件的直流和高频特性 ,该器件制造采用了低功耗CMOSSOC工艺 ,同时也包含了高密度嵌入式DRAM技术 .在本工作中的DTMOS器件在较早时候就发现性能优于本体接地 (GB)和本体浮地 (FB)的MOSFET器件 .本器件具有无特性曲线缠绕、gm=93 6μS/ μm ,gout=3 6μS/ μm ,Ion/Ioff=2 10 μA/ 0 .1pA ,在Vdd=1V时fmax=3 2GHz的良好特性 ,特别适用于低电压嵌入式基频电路并具有对射频RF前端电路的极佳性能 ,因此可以使嵌入式DRAM、数字电路、模拟电路和RF射频电路混合于一体 ,用在超低功耗、低成本的SOC(系统集成 )

基于0.15微米SOI嵌入式DRAM技术的动态钳制电位DTMOS器件源极与漏极的优化设计(英文)

描述了用以进行n 沟道动态电位DTMOS半导体器件源极 /漏极载流子注入优化设计的实验结果 ,该器件制造采用了低成本 0 .15微米SOI和SOC(system on chip ,系统集成芯片 )技术 ,同时也包含了高密度嵌入式DRAM技术 .实验结果表明 ,本器件可用来作为嵌入式超低压模拟电路和射频前端电路的混合电路芯片 ,并与嵌入式DRAM核心技术一起 ,作为超低压、低成本SOC(系统集成芯片 )

寻求最终亚-50纳米CMOS器件结构(英文)

主要介绍了对各种非典型CMOS结构的研究 ,从而寻求最终的结构模式适应不断变化的CMOS发展技术 .