一种基于布斯算法的容错乘法器设计

数字电路算法的容错设计是通过降低电路运算精度达到低功耗、高速率和低延时目的。本文基于布斯乘法器编码算法对乘法器电路进行了容错设计,提出了一种容错的高速低功耗乘法器,并对其容错性能进行了分析;还给出了在45nm特征尺寸、室温和常态仿真条件下功耗、面积和延时的仿真结果,证实了本文提出的容错乘法器在硬件表现上有很大的改进。最后,在图像处理中使用本文提出的容错乘法器模型进行仿真实验,结果证实了本设计具有广泛的应用前景。

Chiplet技术发展现状

Chiplet(芯粒)技术是近年来兴起的新一代集成电路技术,因其具有提升良率、突破光罩极限、芯片架构灵活、芯片组件技术供应货架化等特点,受到产业界的广泛重视。为进一步推动chiplet技术在中国的发展,梳理了chiplet技术的应用场景,分析了chiplet中的各种核心组件技术,阐述了在chiplet技术开发中可能出现的各种技术挑战,回顾了中国chiplet标准的发展情况,最后针对中国发展chiplet技术提出了建议。