12位100MHz Bicmos流水线模数转换器的设计

为了解决流水线结构模数转换器（ADC）的高速度、高精度和大动态范围兼顾问题，提出了一种改进的2．5b／级与1．5b／级结构相结合的系统设计方案．该系统中，流水线第1级采用2．5b／级结构，2～10级均采用1．5b／级结构，改进后的结构增大了系统的动态范围，同时更加模块化，降低了电路设计的复杂度．设计了2级Bicmos运算放大器，并提出了一种全新的应用于1．5b／级结构的差分比较器．所设计的运算放大器可同时实现高增益、大带宽，电路速度快，不需要额外的补偿电容，可应用于高频环境，并具有较大的输出摆幅．所设计的差分比较器电路简化，节省了元件，不需电阻分压网络产生参考电压，减小了芯片面积．ADC系统采用0．35μm Bicmos工艺技术和3．3V工作电压，经仿真实验，在100MHz的采样频率下，该系统的信噪比为73．7dB，对应的有效位为11．95b，无杂散动态范围为87．4dB，实现了12位高分辨率和100MHz的高采样速度．

运用遗传算法的深亚微米输出缓冲器优化设计方法

分析了小尺寸效应对深亚微米器件性能的影响,结合输入输出耦合电容和漏极扩散层寄生电容对CMOS反相器延迟影响很大的特点,建立了小尺寸器件延时估算模型.采用变尺寸率反相器级连方法,建立了深亚微米输出缓冲器优化设计模型,并运用遗传算法建立了新的优化方法.该方法利用罚函数将小尺寸输出缓冲器优化问题转化为无约束问题,通过适应度函数设计和染色体编码,得到遗传优化结果,克服了传统方法处理非线性多变量问题时存在的效率降低等缺陷.SPICE仿真表明,应用新的深亚微米缓冲器设计模型及方法的优化结果与传统设计比较,延时减少了1个数量级以上,尺寸减小了30%以上,验证了新的深亚微米缓冲器设计模型及设计方法的可靠性.