期刊文献+
共找到3篇文章
< 1 >
每页显示 20 50 100
基于FPGA的DDR2 SDRAM数据存储研究 被引量:3
1
作者 向兴富 袁玉群 谭亚军 《贵州大学学报(自然科学版)》 2010年第2期70-73,共4页
DDR2 SDRAM具有存取速度快,容量大等特点,它在内存、显存及数据暂存方面有着广泛的应用。本文基于Xilinx Virtex5 Fx70TFPGA对DDR2 SDRAM数据存取做了较为详细的探讨,希望对相关设计人员有一定的参考价值。
关键词 DDR2 chipscope FPGA 集成电路
下载PDF
一种CMOS电流饥饿型环形压控振荡器 被引量:4
2
作者 闫琳静 杨健 《微型机与应用》 2011年第5期21-23,26,共4页
设计了一种基于CSMC的0.5μm工艺的电流饥饿型环形压控振荡器。仿真工具采用Cadence Spectre,仿真结果表明,振荡器相位噪声达到了-105.432dBc/Hz@1MHz。
关键词 锁相环 压控振荡器 相位噪声
下载PDF
一种轨到轨高速CMOS滞回比较器
3
作者 张宗江 孙天奇 +2 位作者 左事君 钟智毅 傅兴华 《电子设计应用》 2010年第1期53-55,共3页
本文介绍了一种预放大-锁存CMOS滞回比较器,在输入级采用轨到轨结构,使用一种新颖的电流求和电路,大大降低了输入级传输时延。器件采用SMIC 0.18μm标准CMOS工艺库,在Cadence Spectre环境下仿真,结果表明:比较器的工作频率达到250MHz以... 本文介绍了一种预放大-锁存CMOS滞回比较器,在输入级采用轨到轨结构,使用一种新颖的电流求和电路,大大降低了输入级传输时延。器件采用SMIC 0.18μm标准CMOS工艺库,在Cadence Spectre环境下仿真,结果表明:比较器的工作频率达到250MHz以上,静态工作电流为257μA,上升时延为1.94ns,下降时延为1.81ns,低频增益为89dB。 展开更多
关键词 预放大-锁存 轨到轨 传输时延 比较器
下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部