基于LDPC编码的交织多址接入(IDMA)系统

交织多址接入(IDMA)技术是第四代移动通信的关键技术之一,为了使该系统更加接近多址接入的信道容量限,设计了一种基于LDPC码编码的交织多址接入(IDMA)系统,并将它与传统的基于卷积码编码的IDMA系统在高斯白噪声(AWGN)信道下进行了性能比较。仿真结果发现,随着信噪比的增加,该系统的多用户性能曲线会逐渐向单用户性能曲线靠近;16个用户时该系统在误比特率为10-6情况下离多址接入的信道容量限大约是2.6dB,而相同条件下,基于卷积码编码的系统大约是6.0 dB。清楚地表明:设计的系统更加接近多址接入的信道容量限,可以获得更多的编码增益。在实际应用中,非常适合于高速的数据传输业务。

基于LDPC编码的IDMA编码和扩频均衡研究

将一种接近容量限的码型低密度奇偶校验码(LDPC)应用于交织多址接入系统,即基于LDPC编码的IDMA系统;深入研究了与此系统相关的编码和扩频的均衡问题。在高斯白噪声(AWGN)信道中,在以不同码率编码的该系统中,分别以误比特率10-6和10-3为标准,根据要达到的可靠数据和语音通信所需要的最小信噪比(SNR),阐明编码和扩频的均衡问题。仿真结果表明,在AWGN信道中,对于可靠的通信传输服务,基于LDPC编码的IDMA系统传输的最佳LD-PC编码码率在0.4和0.5之间;并且,以这种码率传输的系统相对于其他系统的优势是相当明显的。

自适应码率QC-LDPC码编码器的FPGA实现

准循环低密度奇偶校验码(QC-LDPC codes)相比其他的LDPC码具有简单的编码结构,拥有较好的应用前景。通过构造校验矩阵设计了不同码率和不同帧长的具有系统结构的QC-LDPC码,并分析了这些码的性能,随后将编码过程分阶段引入主从控制模块及复用基本SRAA组,设计了变码率和变帧长的编码器,并用Verilog HDL语言在Spartan 3 3s1500fg676芯片上实现了编码器的设计。综合报告表明:在使用适中的硬件资源情况下,系统最大频率达到了174.856 MHz,能满足高速编码的要求。

DVB-S2系统中LDPC编码的FPGA实现

分析了DVB-S2中LDPC码的特点,给出了一种面向FPGA的LDPC码编码实现方案,并采用Verilog HDL语言在Virtex 4 xc4vlx60芯片上实现了该编码器的设计,设计采用多个BlockRAM存储校验位,实现了与同一信息位关联的所有校验位的并行处理,提高了编码速度。综合结果表明:该编码器的吞吐量约为49.95 Mbit/s,在占用资源较少的情况下满足了DVB-S2标准的要求。

一种基于RAM的QC-LDPC码新颖编码架构研究(英文)

为了提高LDPC编码器的数据吞吐率,提出了一种基于RAM的改进型准循环LDPC码(quasi-cyclic lowdensity parity-cheek,QC-LDPC)的编码器实现方法。采用RAM存储校验位,并引入指针来指示RAM的地址方法,从而取代传统编码架构中的移位寄存器,使编码过程通过对RAM的读写操作实现,校验位序列也通过对RAM的读操作串行输出。由于该编码器没有使用移位寄存器以及并串转换电路,从而大幅度节约了硬件资源并提高了数据吞吐率。

基于多载波和码片交织技术的无线通信新方案

正交频分复用(OFDM)技术和交织分多址(IDMA)接入技术被认为是适于下一代无线移动通信的关键技术。建立了一种基于多载波和码片交织技术的OFDM-IDMA上行链路系统模型,该系统在发送端采用码片级交织,在接收端采用一种简单的Turbo型迭代结构。随后分析了该系统在AWGN信道下的性能,并和具有相似结构的OFDM-CDMA在多径信道下进行仿真比较。结果表明:在高斯单径信道下,随着信噪比的增加,该系统的多用户曲线会向单用户靠拢,而在多径信道下,系统表现出比OFDM-CDMA更优的多用户性能。

基于LDPC编码的交织分复用空时码系统

交织分复用空时码(IDM-ST)技术是第四代移动通信的关键技术之一,设计了一种基于LDPC编码的交织分复用空时码系统,并将它与传统的基于卷积码编码的IDM-ST系统在准静态的瑞利衰落信道下进行了比较。仿真结果表明,在不同帧长,不同天线数情况下,基于LDPC编码的IDM-ST系统和基于卷积码编码系统各有其优势。整个系统具有接收简单,复杂度低等优点。在实际应用中,适合于高速的数据传输业务。

GF（2^2）域上的LDPC码在深空通信中的应用研究

提出了一种近似等效信道模型,实现了GF(22)域上的LDPC码在深空通信系统中的嵌入设计。仿真结果表明:当数据帧长为1784bits,biterrorrate(ber)为2×10-6,采用FFT-BP译码算法,50次迭代时,GF(22)域上的LDPC码相比RS码与卷积码级联码具有4.8dB的编码增益;如果采用MAX-LOG-BP简化译码算法,10次迭代时,前者仍然能获得约3.8dB的增益,且复杂度可以接受。

高码率多进制LDPC码在AWGN信道中的性能分析

为了解决多进制LDPC码原有译码算法复杂度较高,不利于硬件实现的问题,研究了多进制LDPC码的2种简化译码算法：基于快速傅里叶变换的信度传播译码算法（FFT-BP）和基于对数运算的Log-BP译码算法.同时分析了基于这2种译码算法的高码率（1/2～1）多进制LDPC码在AWGN信道中的性能优势.仿真结果表明：当多进制LDPC码采用这2种不同的译码算法时,随着码率的下降,编码增益和性能曲线与香农限的距离都会随之而增大,即多进制LDPC码适合于高码率情况下的应用.并在牺牲一定的信噪比时,Log-BP算法能够使多进制LDPC码的硬件复杂度得到较大的改善.

Punctured Woven卷积码的设计与仿真

编织(Woven)码是一类包容性极强的新型纠错码,由于其自身的组合性导致它的编码效率不高、译码延迟大及硬件复杂性高,这些缺点制约了编织卷积码(WCCs)的应用。为了推动WCCs在实际通信系统中的应用,提高其编码效率,该文采用了删余技术,提出将其内外成员码分别进行删余。对删余WCCs在加性的变斯噪声(AWGN)信道上进行了设计与仿真,证实了删余后的外经结构WCCs在相同的码率和相同的外编码器个数情况下有比非删余的WCCs更优的误码率(BER)性能,且大大降低了其编译码的复杂性,提高了其编码效率。

基于分层原理的纠错码测试平台设计

纠错技术是现代通信系统不可缺少的技术,针对目前纠错码测试可重构性要求高和测试数据量大的特点,提出了一种针对纠错码的基于分层原理的软硬件联合测试平台。采用分层的设计结构,使得该平台具备高度的可重构性,能够在不同纠错码测试之间进行迅速重构。利用高速的PCI数据采集卡PCI-7300A在PC和FPGA之间进行数据传输,并在PC和FPGA端对数据进行分层封装和添加校验与确认—重传机制,以此保证数据高速、顺序、无差错地传输。通过利用该平台对多进制LDPC码进行测试,结果表明,在传输时钟为20MHz的时候,平台吞吐量达到446.83Mbit/s。

码率自适应QC-LDPC码的研究

采用码率自适应分割和部分行合并2种方法来构造码率自适应准循环低密度奇偶校验(QC-LDPC)码,将一定码率的QC-LDPC码作为母码,得到一系列不同码率的子码。仿真结果表明,2种方法构造的码率自适应QC-LDPC码均表现出良好的性能,与基于有限几何直接构造出来的单个码率QC-LDPC;码相比,性能并没有损失。

基于MIMO-OFDM系统的多径信道估计

信道估计技术对提高MIMO-OFDM系统性能起着至关重要的作用。通过研究一种改进的LS估计方法,用来估计基于IEEE 802.16e标准中的MIMO-OFDM系统。研究结果表明:系统在单径环境下的估计性能要优于多径环境下的估计性能,而且单径和多径之间的性能差距会随着收发天线数目的增加而增大。

基于PEG算法的多进制PCGC码

PCGC码是一种以LDPC码作为分量码的新型级联码,它在继承LDPC码优越的误比特率性能的同时,还拥有比LDPC码更低的编码复杂度。研究了多进制PCGC,并将PEG算法引入其分量码的设计构造中。仿真结果表明:短帧情况下,通过合理的设计分量码,四进制PCGC码性能好于四进制LDPC码,且四进制PCGC码性能也略好于二进制的PCGC码。通过合理设计的四进制PCGC码在未来数字通信系统中具有重要的实用价值。

BM迭代算法的循环架构设计及实现

BCH码的译码问题主要归结为一个关键方程的解决,即错误位置多项式的求解,BM迭代算法自1966年由Berlekamp-Massey提出以来经过不断改进,已经成为解决这一问题的成熟算法。提出了一种适合硬件实现的BM迭代算法的循环架构设计,并在此架构下分别实现了基于BM迭代算法和其简化算法的二元BCH(15,5)的FPGA译码器,显示出这一循环架构易于模块移植的优点。仿真结果表明:码组中任意不大于3 bit的随机错误都可以给予纠正。

磁记录信道的建模分析

磁记录技术在存储信息领域一直保持着举足轻重的位置。磁记录信道模型的研究在改善存储系统的性能指标方面有至关重要的作用,采用PR波形构建磁记录信道模型目前仍是信道建模工作的主流趋势。

RS码译码算法对比研究

RS码所具有的高效译码性能使其被广泛应用于数据通信和存储系统的差错控制中。本文主要对目前常用的RS码的硬判决译码算法和K-V代数软判决译码算法进行对比研究。通过对两种算法原理的理论分析,给出了RS码在硬判决与软判决的算法下的计算机仿真。结果表明两种算法均能得到良好的译码效果,而软判决译码算法较硬判决方式能更有效地带来系统增益。而软判决译码算法可以通过适当提高复杂度来改善系统的性能。

EXIT图分析多进制LDPC码

多进制LDPC码是二进制LDPC码在有限域GF(q=2p)上的扩展,研究表明在相同帧长和码率下,多进制LDPC码相比二进制LDPC码具有更优异的性能。介绍了EXIT图的基本原理,分析了AWGN信道下多进制LDPC码的迭代收敛性,同时确定其门限值,为后续采用EXIT分析设计实际通信系统奠定理论基础。仿真结果表明,在同样的信通情况下,四进制规则的LDPC码的性能要优于二进制规则的LDPC码,同时也验证了EXIT图工具分析研究迭代性问题的优越性。

Turbo码在DS／CDMA系统中的应用

基于多用户检测原理,针对传统的Turbo码通过信道信息来获得信息住的信息,修正了带校验位的并行级联Turbo码的BCJR算法,通过多用户提供的先验信息来获得信息位和校验位的信息,使其能和低复杂度的多用户检测器匹配,从而进行信息迭代,达到了消除多用户干扰的目的。

基于MMSE的迭代多用户检测器的性能分析与仿真

基于数据处理不等式,分析了采用软干扰消除技术的最小均方误差(MMSE)迭代多用户检测器的输出与发端输入的互信息,以及多用户检测器在已编码CDMA系统中的误比特率(BER)性能,从互信息和渐近效率的角度得出:基于MMSE的迭代多用户检测器为渐进最优。