军用大规模集成电路关键外协工序控制

随着半导体技术的进步和发展,专业化分工越来越精细,后端设计、流片加工、封装、测试都已成为专门领域。而集成电路设计、加工各个环节环环相扣密不可分,任何一个环节出现问题都可能导致整个芯片流片的失败。因此如何保证每一个环节的正确性,是每一个集成电路设计单位都面临的问题,其中如何控制集成电路设计的关键外协工序也就变得尤为重要。文中对目前军用大规模集成电路的后端设计、芯片制造、封装的流程及关键工序进行了分析和论述,总结了设计方应重点关注的芯片的后端设计、流片、封装的工艺流程、关键工序及检查方法,对集成电路设计关键外协工序质量控制有较好的指导意义。

一种针对栅栏同步的GPGPU微架构优化设计

为了降低通用图形处理器(GPGPU)中栅栏同步开销对程序性能产生的不良影响,提出了一种GPGPU微架构优化设计。该设计在线程束调度模块中,根据栅栏同步开销决定各线程束的调度顺序,确保高栅栏同步开销的线程束能够优先调度执行。在一级数据缓存模块中,结合数据缓存缺失率与栅栏同步状态来共同决定各访存请求是否需要执行旁路操作,由此在不损害数据局域性开发的前提下,降低数据缓存阻塞周期对栅栏同步产生的影响。两种子模块优化设计均能够降低栅栏同步开销。实验结果表明,相比基准GPGPU架构与当前现有的栅栏同步优化策略,本设计在栅栏同步密集类程序中分别带来了4.15%、4.13%与2.62%的每周期指令数提升,证明了优化设计的有效性与实用性。

一种基于VPX架构的高速数据采集系统设计

针对传统并行总线的嵌入式系统,信息交换及数据采集已不能满足高传输带宽、大数据交互的要求,提出了一种基于VPX(VITA46)架构下高速串行总线的高速数据采集系统设计方案。该系统满足VITA64标准,设计利用多片FPGA的GTX高速接口实现接口之间的连接与数据交互,采用Rapid IO、PCIE总线的双余度交互式结构,解决了传统并行总线接口类型多、结构复杂、协议转换的问题,并实现了数据的高速交互,提高了系统高可靠性。结果显示,平台大幅提高了传输带宽,其中Rapid IO总线单通道传输速率可达6.25 Gbps。此外,重点介绍了平台的基本原理设计、设计过程中采用的关键技术等。实验结果表明,该方案具有通用化、扩展性高、可靠性高等特点。实际工程验证,设计的平台能达到高传输带宽、大数据交互的要求,同时该系统的性能优越,功能稳定可靠。

基于国产图形处理器的车载显示系统设计

低功耗、国产化和高安全是现代军用车载座舱设计的发展趋势,利用低功耗、高性能的图形处理芯片是实现这一设计的有效途径。分析典型环境下车载座舱设计的基本需求,针对传统车载座舱的信息获取效率低、座舱布局杂乱、仪表信息独立等缺点,给出基于国产图形处理器的车载显示系统设计方案。CPU通过接收外围传感器数据生成绘图信息,通过与GPU进行握手通信发送绘图指令,基于GPU的多核心并行计算的优势快速生成显示界面。测试结果表明,该方案开发的座舱显示界面画面清晰、流畅,能够替换国外产品。

航空离散量输出处理机理及设计实现

离散量输出处理电路是航空电子系统中基本电路处理的重要组成部分,已随着集成电路设计的发展从较繁复的分离元器件搭建向集成化、智能化方向发展。针对航空电子系统中离散量输出接口电路的原理探析及实现方式,先对离散量输出电路实现功能进行介绍,再从离散量输出接口处理电路的基本原理和发展历程对各种处理电路的实现及优缺点进行对比分析,最后以国产HKA2330芯片为例归纳总结出机载航电系统使用集成电路处理离散量信号的优越性。

GJB289A数据总线系统设计研究

随着数据总线技术的发展和广泛应用,系统设计过程中需要考虑的因素越来越多,不仅包括系统设计的成本及易用性,还包括系统应用过程中的技术成熟度、稳定性、可靠性、系统实时性及鲁棒性等因素。针对一个高速GJB289A数据总线系统进行研究,分析了拓扑设计、BC设计、RT设计和总线控制等设计的关键技术,涵盖总线ICD设计、总线通信控制表配置、总线通信仿真、总线测试、总线监控、远程终端、中继器全套应用解决方案。本系统技术成熟度高,已经过某型号机载总线通信验证实验,稳定、可靠、多功能且方便易操作,为用户提供良好的人机界面接口,可实现高速GJB289A总线半物理配置/仿真/监控/中继/性能分析,可辅助完成机载航电系统总线设计、验证及综合。

AFDX网络端系统芯片设计与实现

AFDX端系统核心芯片及技术是实现AFDX网络通信的基础和关键,广泛应用在航空领域的网络通信和控制系统中。在深入解读、分析AFDX网络总线协议及通信机理上,提出了一种端系统芯片的设计方案,详细说明了端系统芯片的架构设计、工作原理及技术优势。该型AFDX网络端系统So C芯片满足航空系统小型化、低功耗的设计要求,芯片内部集成ARM922T处理器、AFDX网络终端协议处理单元、双余度10/100M AFDX MAC端口以及基于DMA的高性能数据传输PCI总线,在片上实现UDP/IP协议栈,是一款为大型客机机载设备提供高速互联网络的终端系统So C芯片。

航空离散量输入处理机理及设计实现

随着微电子技术的发展,作为现代电子控制系统的重要组成部分,离散量输入接口处理电路已从传统较复杂的分立元件搭建电路逐步向简单可靠的集成电路方向发展。首先从离散量输入电路基本功能进行介绍,再按离散量输入接口处理电路的发展历程对各种处理电路的实现方式及优缺点进行分析对比,最后以国产HKA03201芯片为例归纳总结出机载航电系统使用集成电路处理离散量信号的优越性。

基于自研AFDX网络端系统芯片的模块设计与实现

国外对AFDX网络核心产品的垄断严重制约了我国AFDX网络技术的发展,难以建立完整的AFDX网络产品体系。提出了一种基于自研AFDX网络端系统芯片的模块设计方法,从软硬件设计角度阐述模块的设计与实现过程。该模块集成端系统SoC芯片,具有PMC、PCI和CPCI三类主机接口,完成AFDX网络数据通信功能。目前已成功应用于型号工程,其功耗低,功能、性能稳定可靠,国产化率高,具有较高的成熟度,打破了国外产品垄断,实现了AFDX端系统模块的自主保障、自主可控。

面向航电系统的Power架构双核处理器系统设计

航电系统在需求牵引和技术推动下正朝着高度综合化的方向发展,大量的红外、射频、信号处理、数字处理模块被集成在单一系统中,对系统的处理器性能、数据带宽提出了更高的挑战。而单一地提高处理器工作频率已经无法明显提升系统整体性能,并且会带来功耗、散热等问题。双核处理器解决方案可以在处理器主频不变的情况下将可执行的指令数增加一倍。航电系统综合化、小型化和低功耗的需求以及工艺水平的提升,为单芯片集成多处理器内核的设计提供了支撑。文中提出一种面向综合化航电系统的Power架构双核处理器系统设计方案。首先对双核处理器系统架构进行描述,在此基础上详细分析了总线互连、复位策略、存储一致性等关键技术。该方案可广泛应用于高度综合化航电系统设计领域。

事件管理控制电路的设计与实现

事件管理控制电路广泛应用于运动控制、电机控制等工业控制领域,为使用者提供了强大的控制功能。在深入解读、分析事件管理控制电路工作机理的基础上,提出了一种事件管理控制电路的设计与实现方案,详细阐述了电路的功能设计、实现及验证。该电路功能稳定可靠,自动化程度高,可移植性强,具有较高的成熟度,可以满足运动控制和电机控制系统的应用需求,已成功应用于一款SoC电路的设计中。

一种eFPGA配置电路的设计与验证

基于集成在SoC中的eFPGA需要上电后进行配置,为了配置的灵活性,设计了一种既支持片上总线在线配置eFPGA,也支持板级配置芯片对eFPGA配置的电路。在线配置方式由软件控制外部存储器接口从片外FLASH指定地址,将预先烧入的配置数据流文件读取并加载到eFPGA中,实现从SelectMap 8位配置模式,保留了片外配置芯片配置方式,支持串行、8位SelectMap并行主从配置模式。电路结构简单,通用性强,通过仿真验证了功能正确。

一种1394总线分析逻辑电路的设计与实现

1394总线标准具有灵活、高速和可扩展的特性,为确保新一代航空1394总线系统功能、性能正确性,总线协议符合性及系统应用可靠性,对航空1394总线系统进行系统测试成为必要手段。提出了一种用于1394总线数据分析的逻辑电路,该逻辑电路内嵌于1394分析设备硬件中,可实现1394总线数据和状态的监控、分析和存储,再通过其主机接口读取分析结果。经过1394总线系统的联试、试验及试飞测试任务,充分表明该逻辑电路可有效监控分析1394总线,对于促进航空领域1394总线系统的研制具有重要意义。

一种1 GHz^6 GHz宽频高线性度相位插值电路的设计与实现

为了提高时钟数据恢复电路(CDR)在高速多通道串行收发系统的性能,提出了一种应用于CDR电路中的新型相位插值电路,由4组差分对、4组数模转换器、公共负载电阻RL组成,通过数字滤波器输出互补的温度计码控制DAC输出电流的大小,实现对输入差分时钟的相位权重分配,从而达到128次相位插值,并利用输入级4相校正电路和输出占空比调整电路对差分信号进行整形优化。采用40 nm CMOS工艺实现,仿真结果表明插值器在工作频率1 GHz到6 GHz线性度良好,DNL最大不超过1.4 LSB,INL最大不超过1.5 LSB,已成功集成在多款SerDes电路。

一种基于CAN总线的编码器采集电路设计

针对编码器安装环境复杂、数据精度高、实时性和可靠性要求高等特点,设计了一种基于CAN总线的编码器采集电路,主要包括数据采集单元、电源单元、控制和通信单元,同时增加隔离保护电路,减小干扰,保证可靠性。设计采用FPGA实现SSI接口数据采集,STM32系列处理器通过SPI接口从FPGA获取数据,再通过CAN总线发送到其他设备,实现编码器数据采集和上报功能。电路通过了高低温、振动及环境应力筛选试验,满足系统高实时性、高可靠性需求。

一种流水处理的HSV调整电路的设计与实现

数字图像处理技术的高速发展需要更加强大的高性能图形处理器提供支持.为了满足图形处理器在RGB颜色空间进行视频图像处理时,可以单独改变某个颜色属性(色度、饱和度或亮度)来调整视频图像显示效果而不影响其它属性的需求,本文研究一种流水处理的HSV调整电路的设计与实现.采用RGB到HSV颜色空间转换、HSV调整和HSV到RGB颜色空间转换关键模块设计电路,重点实现了核心模块HSV调整.最终,通过模块级仿真验证、系统级虚拟仿真验证和FPGA原型验证完成了HSV调整电路的验证实现,验证结果表明本设计功能和性能满足需求,实现了流水处理的HSV调整功能,从而达到理想的视频图像处理效果.

一种流水处理图元建立电路的设计与实现

为了提高图形处理器的图形绘制能力,本文设计了一种能够流水处理的图元建立电路,实现了OpenGL定义的9种图元到点、线和三角形简单图形的转换,可有效降低图形流水线后续单元任务的复杂度.提高图形绘制性能.通过虚拟仿真和FPGA原型验证确认,实现了基本图元的建立功能,频率能够达到400MHz以上,三角形建立峰值可达380M/s.

ARINC659总线系统设计与实现

ARINC659背板总线是一种高可靠、高容错的线性多节点串行通信总线,具有总线传输时间确定性的特点,主要用于航空电子系统中在线可更换模块(LRM)之间的数据通信。在结合背板总线技术协议的基础上,阐述了ARINC659背板总线的体系架构,给出了在设计过程中符合ARINC659背板总线协议规范的通信机制,并对ARINC659背板总线设计中的关键技术进行了重点研究分析,概括了ARINC659背板总线所具备的技术特点及市场应用前景。

新一代军用航空总线系统测试方法研究

为确保新一代军用航空总线系统——军用1394总线的性能及功能正确性、总线协议符合性及系统应用可靠性,对总线进行系统测试成为必要。搭建总线系统测试平台,从总线电气特性、总线协议符合性、系统应用方面对总线系统测试方法进行研究,经过总线系统的联试、试验及试飞任务,充分表明所描述的系统测试方法有效、可行,为新一代航空系统的飞行安全提供了可靠性保障。

一种6.5 GHz～11 GHz宽频带低噪声LCVCO电路的设计与实现

随着高速通信系统的发展和传输速率的不断提高,锁相环不仅需要产生低抖动、低噪声的时钟,而且要求频率覆盖范围广和支持多协议。而压控振荡器作为锁相环中产生时钟的核心模块,其相位噪声和频带范围等性能将直接影响到通信系统中传输时钟的信号质量。为了满足多协议的不同传输频率要求,设计了一种针对6.5 GHz^11 GHz宽频带低噪声的LCVCO电路,通过6位频带选通信号对调谐电容阵列进行粗调谐和细调谐,产生64个时钟频带,同时频带内设计最优的VCO增益,在保证较低的相位噪声的情况下覆盖所有的频点。采用40 nm CMOS工艺,仿真结果表明时钟输出频率覆盖6.5 GHz^11 GHz,相位噪声不超过104.9 dBc@1 MHz。