期刊文献+
共找到6篇文章
< 1 >
每页显示 20 50 100
基于互信息的VMD算法在管道泄漏检测中的应用 被引量:8
1
作者 王秀芳 檀丽丽 +3 位作者 姜春雷 毕洪波 王冬梅 梁洪卫 《压力容器》 2017年第8期75-80,共6页
针对在管道泄漏检测中,泄漏信号和噪声都与管道状态和环境密切相关,且变分模态分解(VMD)方法不能较好地分解高频部分的信号,存在一定的噪声干扰问题,提出了一种基于互信息的VMD自适应噪声消除算法。首先,通过VMD算法将泄漏信号分解成具... 针对在管道泄漏检测中,泄漏信号和噪声都与管道状态和环境密切相关,且变分模态分解(VMD)方法不能较好地分解高频部分的信号,存在一定的噪声干扰问题,提出了一种基于互信息的VMD自适应噪声消除算法。首先,通过VMD算法将泄漏信号分解成具有不同特征时间尺度的固有模态函数;然后根据互信息准则,通过依次计算相邻分量之间的互信息值来区分高频和低频信号;最后将经过小波去噪后的高频信号和低频信号一起进行信号重构,得到特征增强信号。试验结果表明,对于信号去噪方面,相对于VMD方法,该方法更具有优越性。 展开更多
关键词 泄漏检测 VMD算法 互信息 信号重构
下载PDF
变分模态分解和相关系数联合算法在管道泄漏检测中的应用 被引量:10
2
作者 王秀芳 檀丽丽 +2 位作者 高丙坤 姜建国 葛延良 《压力容器》 2016年第12期59-63,75,共6页
针对变分模态分解(Variational Mode Decomposition)算法存在难以选取预设尺度K和分解后的有效IMF分量的问题,提出了一种VMD和相关系数联合准则的方法,并将其用于检测管道泄漏信号。首先,通过VMD算法将原始信号分解成具有不同特征时间... 针对变分模态分解(Variational Mode Decomposition)算法存在难以选取预设尺度K和分解后的有效IMF分量的问题,提出了一种VMD和相关系数联合准则的方法,并将其用于检测管道泄漏信号。首先,通过VMD算法将原始信号分解成具有不同特征时间尺度的固有模态函数(Intrinsic Mode Function),然后利用相关系数法选取预设尺度K和包含故障信息最丰富的IMF分量,最后,对选取的有效IMF分量进行信号重构。试验结果表明,通过VMD和相关系数联合算法可以准确选取出预设尺度K并能得到有效的IMF分量,从而提高了管道泄漏检测的精度。 展开更多
关键词 泄漏检测 VMD算法 相关系数 信号重构
下载PDF
基于行业标准的油气田电网线损率计算方法 被引量:1
3
作者 姜建国 王秀芳 +2 位作者 王金龙 高丙坤 闫傲冰 《大庆石油学院学报》 CAS 北大核心 2006年第5期85-86,95,共3页
结合行业标准化发展的需要,确定了油气田电网线损率计算范围;建立了油气田电网线损率的计算方法;给出了油气田配电网功率损耗的计算步骤,为判定油气田电网的经济运行水平提供了科学依据.
关键词 行业标准 油气田 电网 线损率 功率损耗
下载PDF
基于自适应最优核时频分析的管道泄漏检测应用研究 被引量:3
4
作者 王秀芳 汪清 李博健 《化工自动化及仪表》 CAS 2015年第7期770-773 849,849,共5页
针对泄漏声信号的特征,利用自适应最优核时频分析算法,通过短时模糊函数和随时间变化的自适应最优核,实现管道内声信号的时频处理和对管道发生小泄漏时的声信号进行准确判断,对泄漏时间的判断精度有很大提高。
关键词 管道泄漏检测 次声波 自适应最优核 时频分析
下载PDF
基于软切换方式的双声道高分离度编码器设计
5
作者 高丙坤 许明子 高润柠 《大庆石油学院学报》 CAS 北大核心 2010年第5期154-156,174,共4页
针对立体声道编码要求,分析双声道编码常用方法,比较数字频率合成调制、"硬"和"软"切换方式,确定采用"软"切换方式的双声道编码器设计方案,给出多级脉冲向余弦波逼近的副载波形态;基于左、右声道"和... 针对立体声道编码要求,分析双声道编码常用方法,比较数字频率合成调制、"硬"和"软"切换方式,确定采用"软"切换方式的双声道编码器设计方案,给出多级脉冲向余弦波逼近的副载波形态;基于左、右声道"和"、"差"信号,推导立体声合成基带信号数学模型,设计十六级软切换双声道编码器.测试结果表明,该编码器较在用的同类产品分离度高5~10dB,能够提高立体声的质量. 展开更多
关键词 编码器 双声道 高分离度 软切换
下载PDF
基于FPGA的高速浮点加法器的实现
6
作者 王秀芳 侯振龙 曲萃萃 《科学技术与工程》 2010年第25期6293-6296,共4页
为降低设计成本、缩短设计周期、提高可移植性,设计并实现了基于CycloneIII型FPGA单精度32位浮点加法器。该加法器采用VHDL语言描述,流水线结构,符合IEEE754单精度浮点表示格式和存储格式。经过QuartusII、MATLAB和Model-SimSE进行联合... 为降低设计成本、缩短设计周期、提高可移植性,设计并实现了基于CycloneIII型FPGA单精度32位浮点加法器。该加法器采用VHDL语言描述,流水线结构,符合IEEE754单精度浮点表示格式和存储格式。经过QuartusII、MATLAB和Model-SimSE进行联合仿真结果表明,系统的运行精度可以达到10-8数量级,同时该设计可参数化、可作为独立的子系统应用于其他数字信号处理领域。 展开更多
关键词 IEEE754 可编程逻辑门阵列 VHDL 浮点加法器
下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部