一种BCH(31,21)快速编译码算法及其VLSI实现

提出了一种快速的BCH(31,21)编/译码算法,并用VerilogHDL实现。所设计的算法经Synopsys工具综合后,采用台湾联华微电子(UMC)的0.25μm工艺完成芯片加工,实现了VLSI验证。

大容量系统用纠双错Reed-Solomon速算法及其VLSI实现

提出了一种适用于大容量(Mass-Storage)系统可纠双错的Reed-Solomon快速编、泽码算法,具有硬件实现代价小,运算速度快的优点。该电路设计已成功地应用于大容量片上系统(SOC)芯片中,该芯片采用台机电TSMC的0.25 μm的工艺实现,直接验证了本文的理论成果。

一个可重利用、低功耗RISC CPUIP核的设计

研究设计了一个可重利用、低功耗的精简指令计算机 (RISC)中央处理器的知识产权 (IntellectualProper ty)核。该RISCCPUIP核采用单时钟周期、两级流水线、哈佛总线结构。在相同处理速度下 ,其功耗降低至传统PICCPU功耗的约 1/ 4。设计的IP核用台湾联华电子 (UMC) 0 .2 5微米CMOS工艺实现 ,测试结果验证了文中的理论成果 ,并成功地实现了该IP核的工业化应用。