期刊导航
期刊开放获取
河南省图书馆
退出
期刊文献
+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
检索
高级检索
期刊导航
共找到
1
篇文章
<
1
>
每页显示
20
50
100
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
显示方式:
文摘
详细
列表
相关度排序
被引量排序
时效性排序
初级纵向集成电路的制造工艺、应用和未来(二)
1
作者
TadayoshiEnomoto
石广元
+1 位作者
白古山
张礼德
《微电子学与计算机》
CSCD
北大核心
1991年第3期46-48,共3页
4 电路技术为实现ELVIC (初级纵向集成电路),重要的是减少VI (纵向互连)数和VI 的面积,以使集成密度更高.而且制造成品率及器件的可靠性也明显地改善.这一节,研究使内CMOSELVIC 的VI 数最小.图4表示的有3级输出缓冲器电路的两层31级内CM...
4 电路技术为实现ELVIC (初级纵向集成电路),重要的是减少VI (纵向互连)数和VI 的面积,以使集成密度更高.而且制造成品率及器件的可靠性也明显地改善.这一节,研究使内CMOSELVIC 的VI 数最小.图4表示的有3级输出缓冲器电路的两层31级内CMOS 环形振荡器有36个10×10μm^2面积的金-钛纵向互连.应该注意,一个单一的反相器级使用一个纵向互连.就是把同一级的p 沟和n 沟的MOS FET 的漏端用单一的VI 连接起来.这种思想可以扩展到其它的内CMOS 逻辑门.图8证明,使用单一的VI 也可以制造出用于逻辑电路中的2输入NAND 门.同样。
展开更多
关键词
初级纵向集成电路
制造工艺
移位寄存器
LSI
大规模集成电路
全文增补中
题名
初级纵向集成电路的制造工艺、应用和未来(二)
1
作者
TadayoshiEnomoto
石广元
白古山
张礼德
机构
fabricationprocess
不详
出处
《微电子学与计算机》
CSCD
北大核心
1991年第3期46-48,共3页
文摘
4 电路技术为实现ELVIC (初级纵向集成电路),重要的是减少VI (纵向互连)数和VI 的面积,以使集成密度更高.而且制造成品率及器件的可靠性也明显地改善.这一节,研究使内CMOSELVIC 的VI 数最小.图4表示的有3级输出缓冲器电路的两层31级内CMOS 环形振荡器有36个10×10μm^2面积的金-钛纵向互连.应该注意,一个单一的反相器级使用一个纵向互连.就是把同一级的p 沟和n 沟的MOS FET 的漏端用单一的VI 连接起来.这种思想可以扩展到其它的内CMOS 逻辑门.图8证明,使用单一的VI 也可以制造出用于逻辑电路中的2输入NAND 门.同样。
关键词
初级纵向集成电路
制造工艺
移位寄存器
LSI
大规模集成电路
分类号
TN47 [电子电信—微电子学与固体电子学]
全文增补中
题名
作者
出处
发文年
被引量
操作
1
初级纵向集成电路的制造工艺、应用和未来(二)
TadayoshiEnomoto
石广元
白古山
张礼德
《微电子学与计算机》
CSCD
北大核心
1991
0
全文增补中
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
上一页
1
下一页
到第
页
确定
用户登录
登录
IP登录
使用帮助
返回顶部