期刊文献+
共找到2篇文章
< 1 >
每页显示 20 50 100
超越“纳米级”设计时代
1
作者 Kevin Walsh 《电子设计技术 EDN CHINA》 2008年第6期111-112,共2页
毫无疑问,我们正在跨入“纳米级”设计时代(处于1000nm到1nm级别的设计)的后期阶段。在未来18个月内,我们将开始部署32nm设计流程;而且,从32nm跨越到22nm所存在的障碍已经被攻克。我们将会在65nm和45/40nm之间采用有效率的、以价值为... 毫无疑问,我们正在跨入“纳米级”设计时代(处于1000nm到1nm级别的设计)的后期阶段。在未来18个月内,我们将开始部署32nm设计流程;而且,从32nm跨越到22nm所存在的障碍已经被攻克。我们将会在65nm和45/40nm之间采用有效率的、以价值为基础的设计流程。我们将乐于获得多CPU芯片和虚拟软件支持带来的优越性,凭借着新型设计平台的威力,迎来产品和应用新一轮的蓬勃发展。新型设计平台使设计公司可以充分发挥各种成本/功能/价值工艺节点之所长,满足当前市场上的定制需求。 展开更多
关键词 纳米级 计时 设计流程 设计平台 CPU芯片 软件支持 有效率 价值
原文传递
设计质量及其对设计收敛的影响
2
作者 Piyush Sancheti Sanjay Churiwala Rob Knoth 《电子设计技术 EDN CHINA》 2010年第10期52-52,54,56,58,59,共5页
在设计早期采取步骤保证质量,可以加快收敛,避免做出失败的硅片。
关键词 RTL 设计收敛 网表分析
原文传递
上一页 1 下一页 到第
使用帮助 返回顶部