DRM接收芯片信道译码器的ASIC设计

将MSD技术成功地应用于DRM接收芯片信道译码器的ASIC设计中,作为一次近百万门级的集成电路设计实践,该成果具有良好的可配置和可重用性,设计的信道译码器在0.18μm工艺下时钟约束可达50MHz,占用面积2282707.5μm2,相当于377303数目的与非门。