期刊导航
期刊开放获取
河南省图书馆
退出
期刊文献
+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
检索
高级检索
期刊导航
共找到
1
篇文章
<
1
>
每页显示
20
50
100
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
显示方式:
文摘
详细
列表
相关度排序
被引量排序
时效性排序
SoC-PLL设计要求的权衡
1
作者
Jeff Galloway
Randy Caplan
《电子设计技术 EDN CHINA》
2011年第3期42-42,44,46,47,共4页
根据应用的要求,决定是采用LC形PLL还是环型PLL。PLL(锁相环)是SoC(系统单芯片)中常见的模拟电路。几乎所有时钟速率高于30 MHz的SoC都会用一只PLL作频率合成。不过,世上并不存在一种"万能"的PLL。各种器件都有其频率、功率、面...
根据应用的要求,决定是采用LC形PLL还是环型PLL。PLL(锁相环)是SoC(系统单芯片)中常见的模拟电路。几乎所有时钟速率高于30 MHz的SoC都会用一只PLL作频率合成。不过,世上并不存在一种"万能"的PLL。各种器件都有其频率、功率、面积、性能和功能范围。
展开更多
关键词
PLL
VCO
LC振荡器
原文传递
题名
SoC-PLL设计要求的权衡
1
作者
Jeff Galloway
Randy Caplan
机构
silicon creations公司
出处
《电子设计技术 EDN CHINA》
2011年第3期42-42,44,46,47,共4页
文摘
根据应用的要求,决定是采用LC形PLL还是环型PLL。PLL(锁相环)是SoC(系统单芯片)中常见的模拟电路。几乎所有时钟速率高于30 MHz的SoC都会用一只PLL作频率合成。不过,世上并不存在一种"万能"的PLL。各种器件都有其频率、功率、面积、性能和功能范围。
关键词
PLL
VCO
LC振荡器
分类号
TN74 [电子电信—电路与系统]
原文传递
题名
作者
出处
发文年
被引量
操作
1
SoC-PLL设计要求的权衡
Jeff Galloway
Randy Caplan
《电子设计技术 EDN CHINA》
2011
0
原文传递
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
上一页
1
下一页
到第
页
确定
用户登录
登录
IP登录
使用帮助
返回顶部