Synopsys和Xilinx携手业界首本基于FPGA的SoC设计原型方法手册

2011年3月18日，全球领先的半导体设计、验证和制造软件及知识产权（IP）供应商新思科技有限公司（Synopsys，Inc．）和可编程逻辑行业领导者Xilinx公司宣布推出《基于FPGA的原型方法手册》一书（FPMM），

Synopsys开辟IP产业新领域推出SoundWave音频子系统

如今，在基于IP复用技术的SoC时代，80％的SoC将采用复用的IP核。市场研究公司SemicoResearch的高级市场分析师RichWawrzyniak认为：“到2014年，在一片SoC上所集成的IP模块数量的平均值有望接近120个，设计师需要减少IP集成和管理工作量和复杂性的解决方案。”

Synopsys宣布即刻提供多协议DesignWare Enterprise 12G PHY IP

为加速芯片和电子系统创新而提供软件、知识产权（IP）及服务的全球领先供应商新思科技公司（Synopsys，Inc．，纳斯达克股票市场代码：SNPS）日前宣布：其多协议Design Ware。Enterprise 12G PHYIP正式上市，该物理层知识产权（PHY IP）将使多样化的高端网络和计算应用在功耗降低的同时提升了性能。

Synopsys IC设计服务概述

"专业服务"(Professional Services)是Synopsys解决方案的一部分,是由各种技术专长的专家构成的一只特殊队伍,我们称之为PSG(ProfessionalServices Group)。他们利用Synopsys的内部知识和各自的专业经验帮助客户达到成功。如果您在产品开发中感到有产品上市的时间压力和风险时,不妨与我们的PSG交流一下,也许他们可以帮助您达到极致。

Synopsys的Discovery AMS应对混合信号验证难题

当今，随着越来越多消费产品功能的不断升级，无线连接已无处不在，对复杂的混合信号SoC设计的需求量正在大幅度增长。为顺应这一发展趋势，Synopsys公司发布了Discovery AMS，作为一项全新的芯片级混合信号验证解决方案。

华中科技大学与Synopsys携手建立ARC处理器联合培训中心

Synopsvs日前宣布：Synopsys和华中科技大学达成合作协议，双方携手建立“华中科技大学——Synopsys ARC处理器联合培训中心”。该培训中心是Synopsys继与中国科学院、东南大学等多家高校合作的联合中心之后，在华中地区开设的又一间面向全球最新处理器技术的培训中心。

Synopsys以本地环境重新定义电路仿真

新思科技（Synopsys）日前宣布：其电路仿真器将引入面向仿真管理和分析的本地环境。该环境适用于HSPICE、FineSim和CustomSimTM仿真器的2016．03版本，提供了一个能够提高模拟验证产力的综合解决方案。

“存储＋逻辑”3D集成电路的硅通孔可测试性设计

为了缩短硅通孔的测试时间,针对符合JESD229和IEEE1149.1边界扫描协议的"存储+逻辑"3D集成电路,提出一种硅通孔可测试性设计.首先在逻辑晶片上增加控制模块,用于控制存储晶片的边界扫描链;然后通过修改逻辑晶片上原有边界扫描链结构,实现串联和并联2种与存储晶片边界扫描链连接的模式;最后在逻辑晶片上增加寄存器,以保存测试过程所使用的配置比特,控制整体测试流程.实验数据表明,该设计仅比原有的IEEE1149.1边界扫描电路增加了0.4%的面积开销,而测试时间缩短为已有工作的1?6.

纳米CMOS电路逻辑等效变换

针对纳米CMOS电路连通域结构约束,该文提出了基于逻辑复制方法的电路等效变换技术以降低电路映射复杂性。首先通过对电路中所有的门扇出值进行排序来选定基准高扇出值;然后对于高扇出门单元通过二次方程式计算变换前后复杂度,对复杂度降低的高扇出门单元执行逻辑复制并进行扇出分割。与传统插入反相器方法网表转换法比较,结果表明使用该文提出的方法电路不仅更快速地被映射到纳米混合电路单元上,而且具有更好的时延特性。

65nm工艺节点下的光刻掩模版优化算法

在模拟退火算法中引入了准梯度的概念,改进了以模拟退火算法为基础的光刻掩模版优化算法.该算法优先搜索由准梯度确定的关键区域,减少了模拟退火算法的无效搜索次数,在保证优化效果的基础上,可以提高原算法的收敛效率.实验结果表明,在65nm CMOS工艺节点下,该算法使得收敛速度大幅提高,优化效果更好.

静态时序分析及其在IC设计中的应用

讨论了静态时序分析算法及其在IC设计中的应用。首先,文章讨论了静态时序分析中的伪路径问题以及路径敏化算法,分析了影响逻辑门和互连线延时的因素。最后通过一个完整的IC设计流程介绍了静态时序分析的应用。

SoC设计中的低功耗策略

低功耗设计已经成为片上系统(SoC)设计的主题.当今的设计已经从过去的性能、面积二维目标转变为性能、面积和功耗的三维目标.本文深入探讨了片上系统设计中的低功耗设计策略,在晶体管和逻辑门级、寄存器传输级和系统结构级各设计抽象层次上阐述了低功耗设计所面临的问题,并给出了各级的低功耗优化策略.

静态串扰噪声识别算法

传统的静态串扰噪声识别算法只验证耦合电容和噪声幅值信息,没有考虑噪声宽度对电路逻辑功能的影响,所以给出的结果过于保守,导致设计收敛的时间被延长。文章在传统算法的基础上增加了噪声宽度这一识别指标,克服了以往算法结果过于保守的缺点。实验表明,通过验证噪声幅值和宽度指标,算法准确地识别出对电路逻辑功能产生影响的静态串扰噪声,为IC设计的后端优化提供了准确信息。

基于存储元素映射的层次化等价性检验方法

为了提高验证效率和处理大规模电路的能力,提出了一种基于存储元素映射的层次化等价性检验方法,该方法将功能性和非功能性的映射方法相结合,提高了存储元素匹配的准确性和完备性.针对一款RSICCPU设计完成了两组等价性验证实验,结果表明此方法具有很强的实用性.

串扰目标识别框架

提出了一个全面识别静态和动态串扰噪声的算法框架,在静态串扰噪声的识别中,通过静态串扰噪声的峰值以及噪声宽度信息来识别串扰目标。在动态串扰噪声的识别中,引入了混合时序分析,缩小了时间窗区间,并通过测试生成来验证信号间的逻辑关系,通过这些准确的时序及逻辑信息,识别出串扰目标。

动态串扰噪声识别算法

提出了动态串扰噪声的识别算法.针对基于传统静态时序分析的结果过于保守的缺点,本算法引入了混合时序分析,缩小了时间窗区间,为动态串扰噪声的识别提供了准确的时序信息,与此同时,通过测试生成来验证信号间的逻辑关系,根据这些准确的时序及逻辑信息,识别出动态串扰噪声.

动态时序分析及其在纳米级IC设计中的应用

文章讨论了动态时序分析算法及其在纳米级IC设计中的应用.首先,针对静态敏化算法存在的静态伪路径(StaticFalsePath)问题,提出了动态敏化算法,分析了静态敏化和动态敏化的关系.最后讨论了在电源噪声和串扰噪声影响下的动态时序分析.实验结果表明,串扰噪声条件下的动态时序分析结果比静态时序分析给出的保守结果准确得多.

VMM验证方法在AXI总线系统中的实现——Verification IP应用一例

本文基于中科院计算所某项目实际工作,介绍如何利用高级验证语言、验证基本库、以及成熟的验证模型,快速建立可随机产生测试向量、向量场景可调制、并具有覆盖率收集功能的验证系统。项目采用SystemVerilog语言,测试平台架构基于Synopsys公司最新的验证方法VMM,并使用DesignWare系列验证IP加快平台的建立。

局部K参数模拟方法的稳定性证明

采用文献(魏洪川,喻文健,杨柳,等.基于K参数思想的快速三维互连电感电阻提取算法.电子学报,2005,33(8):1365-1369)中提出的算法选取窗口,证明基于此方法提取的部分磁阻矩阵K正定,进而证明基于该矩阵的模拟稳定.