利用Cadence公司的SPB15.5软件实现电路的原理图级到PCB级的分布式并行设计

本文介绍了利用Cadence公司的SPB15.5软件实现电路的原理图级到PCB级设计的分布式并行设计方法,并利用该设计方法在较短的设计周期内实现了一个高复杂度的电路设计,提高整个设计的设计效率和设计的可靠性,为工程进度提供了保障。

Cadence技术支持国家863项目龙芯2E研发成功

Cadence设计系统公司（纳斯达克代码：CDNS）近日宣布中国科学院计算技术研究所（以下简称中科院计算所）采用了Cadence公司的IC设计平台的部分工具，顺利完成“龙芯2E”成功出带并达到千兆性能指标。

Cadence拓展其企业级验证解决方案 加入规划、统一验证指标与业界数据库

2008年9月10日全球电子设计创新领先企业Cadence．设计系统公司（纳斯达克：CDNS）宣布对其企业级验证解决方案进行大幅度改良，这项举措将会帮助项目与计划负责人更好地管理复杂的验证项目，从规格到闭合的整个过程都会有更高的透明度。这些新能力可以创造出更高质量的产品、更有效率的多专家验证团队，提高项目可预测性。

Cadence推出业界首款支持Dolby Digital Plus with DS1的可授权音频DSP IP

近日，全球电子设计创新行业领先企业Cadence设计系统公司（NASDAQ股票代码：CDNS）宣布，其Tensilica@Hi—FiAudio／VoiceDSP成为DolbyDSlforDolbyDigitalPlus”音频流提供认证解码器的首款知识产权（IP）内核。这款解码器基于手机、平板电脑等移动设备以及任何带有小扬声器的娱乐资讯系统（如超薄平板电视等）设备上面的音频应用。DolbyDSlforDigitalPlus经过优化，实现无失真的音频／语音增强，并能对模糊的对话、极端音量变化以及大多数移动设备上的小扬声器和低功耗放大器所固有的问题进行补偿，从而为移动设备用户提供如家庭影院般的音质。其特点有：TensilicaHiFiAudio／VoiceDSP为小扬声器系统（包含从移动设备到平板电视的各种产品）带来更清晰的语音和更丰富的声音；DolbyDSlMobile改善了移动设备和小扬声器系统的音质。

Cadence推出Voltus-Fi定制型电源完整性解决方案

2014年8月6日，全球电子设计创新领先公司Cadence设计系统公司（NASDAQ：CDNS）宣布推出Cadence（R）Vol-tusTM-Fi定制型电源完整性解决方案（Cadence（R）Vol-tusTM-Fi Custom Power Integrity Solution），

Cadence公布新一代并行电路仿真器用于复杂模拟与混合信号IC设计的验证

全球电子设计创新领先企业Cadence设计系统公司（纳斯达克：CDNS），近日宣布推出Cadence Virtuoso Accelerated Parallel Simulator（APS），这是其新一代电路仿真器，具有业界常用的Virtuoso Spectre Circuit Simulator的完整精确性，用于解决所有工艺节点中最大型与最复杂的模拟与混合信号设计。

Cadence推出Palladium XP Ⅱ验证平台和系统开发增强套件

为了进一步缩短半导体和系统制造商的产品上市时间，全球电子设计创新领先企业Cadence设计系统公司（NASDAQ：CDNS）近日推出Palladium R XP Ⅱ验证计算平台，它作为系统开发增强套件的一部分，可显著加强硬件和软件联合验证的时间。

Cadence全新SpeedBridge Adapter实现对PCIe 3.0设计的确认和验证

Cadence SpeedBridge Adapter for PCIe 3．0可实现快速仿真部署及高效的驱动程序和应用程序级测试；

Cadence发布Palladium Z1企业级仿真平台开创数据中心级硬件仿真加速新时代

2015年12月7日,中国北京-Cadence Design System,Inc.（现已正式更名为楷登电子,NASDAQ：CDNS）近日正式推出Cadence~Palladium~Z1企业级硬件仿真加速平台。这是业内第一个数据中心级硬件仿真加速器,仿真处理能力是上一代产品的5倍,平均工作负载效率比最直接竞争对手高出2.5倍。Palladium Z1平台凭借企业级的可靠性和可扩展性,最多能同时处理2 304个并行作业.

使用Cadence Incisive 13.2 实现验证自动化

Incisive 13.2平台为整体验证系统级芯片(SoC)性能和生产效率设定了新的标准。对于验证,验证工程师并不太担心晶体管的数量;相反,他们所担心的是设计中的状态位数量。对设计人员来说,设计加倍后的大小为2*X的数量。对验证工程师来说是2^X的数量。因此,过去只需提升性能的验证任务现在可能需要一个更有效的方法。本文将介绍10种新的方法,Cadence Incisive 13.2平台可自动验证以解决这一指数增长的难题。

CADENCE混合信号/MEMS协同设计技术

随着汽车与消费电子越来越多的使用微机电系统（MEMS），工程师需要一个强大的使用系统级芯片技术（SoC）和系统级封装（SiP）技术的MEMS与混合信号协同设计流程，这样在MEMS设计子流程和传统的混合信号子流程之间就需要一个清晰的接口。Cadence VCAD Services已经开发了一种技术用于应对MEMS技术（面向SoC与SiP应用）的特殊需要，这种技术叫做SIMPLI。

Cadence Allegro TimingVision1环境加快高速PCB接口时序闭合的三种方法

1简介 在先进的高速接口上,时序闭合可能是一个反复的过程,可能会耗时又令人备受挫折。PCB设计师需要一些方法和工具,让这一过程更加高效,从而推动设计在整体上更快地上市。本文探讨全新Cadence Allegro TimingVisionTM环境加快高速PCB接口时序闭合的三种方法。

新兴芯片设计公司需要密切与产业链各环节互动配合

先进的设计方法、经验丰富的设计服务团队，配上强大的设计验证和设计实现工具是设计按时按质完成的要素。对新兴的芯片设计公司来说，还要密切地熟练地与产业链各个环节互动配合，建成紧密的战略伙伴关系，以杠杆效应四两拨千斤，才能成功地与成熟的跨国百年老店竞争。

FPGA设计安全性综述

现场可编程门阵列(Field Programmable Gate Array,FPGA)在通信、图形、控制、计算等领域的广泛应用,已经成为当今电子系统中的重要组成部分.随着越来越多的系统采用FPGA实现核心设计,使得FPGA中的设计和知识产权变得更加重要,建立FPGA代码运行安全体系已成为大型产品设计中重要的考虑因素.本文阐述了FPGA的多种安全解决方案,并探讨分析了FPGA的设计安全性.

以端到端解决方案加速IC与电子系统设计创新

Cadence公司自1992年进入中国大陆及香港市场,迄今已拥有大量的集成电路及系统设计客户群体。过去的十多年里,Cadence公司不断发展壮大,在推动全球电子设计技术创新、创建当今集成电路和电子产品中发挥着举足轻重的作用。

工艺设计工具包PDK的应用及开发

工艺设计工具包PDK在数模混合信号/射频电路设计中应用广泛。本文简要介绍了PDK的应用,并说明了如何使用Cadence的自动化开发系统PAS去开发PDK。

整合3DEM的Virtuoso在片上电感仿真中的应用

目前大部分电磁仿真软件在仿真片上电感时,需要从工艺库的文件中手动提取需要的相关参数;并且仿真环境的建立也比较繁琐,仿真时间也较长,这会大大降低电感的品质因数和面积的优化效率。集成了3DEM的Virtuoso可以直接选取整个版图的一部分导入仿真,而不必提取整块电感版图;并且根据工艺库文件自动生成需要的相关参数,设置仿真环境;仿真速度根据算法的优化,可以快速得到精确度很高的结果。本文将通过一个片上电感的仿真过程,介绍软件的具体应用方法。

利用AMSVF进行混合信号SoC的全芯片验证

在复杂的混合信号SoC芯片验证中,多数设计师选择在命令行模式中执行全芯片验证,本文将介绍适用于这种验证模式的AMSVF(AMS验证流程)。通过AMSVF,用户可以在Verilog和Spice之间方便地交换设计模块,模拟性能也可以通过多种功能得到大幅提升。

基于UltraSim的混合信号LCD源驱动器验证

随着深亚微米CMOS技术的快速发展，越来越多的功能模块和模拟、混合信号模块被集成到同一个芯片上。因此，带有寄生效应的设计复杂性增大了，给设计验证带来了越来越严峻的挑战。传统的SPICE模拟器，例如Spectre，广泛应用于模块级设计，但是它们却不适用于需要考虑寄生效应的芯片级模拟。Cadence推出的FastSPICE模拟器——UltraSim则能够支持带寄生元件的10万门以上规模的复杂电路设计。

深亚微米SoC芯片设计及其供应链的管理

本文主要介绍了深亚微米SoC芯片设计过程中要考虑的因素和供应链整合管理的重要性,简要列出了IP核的分类和选择IP的要点,以及Library和Foundry的工艺的确定对SoC芯片设计的影响。