TO-3封装器件键合丝热机械可靠性与寿命预测

为解决双芯片功率放大器的过电应力烧毁问题,对器件电路进行改进并探究其可靠性。首先,重新设计和制备基片上金属带线,并进行温度循环与拉力检测试验;然后,基于有限元方法在温度循环载荷作用下对键合丝应力应变分布情况进行了分析,并通过Coffin-Manson模型对器件的疲劳寿命进行预测分析。结果表明,高温下应力降低了3.23 MPa,低温下应力下降了97.7 MPa。改进后的器件寿命提高了11.6%,且经历过温度循环后仍满足最小键合拉力极限值要求。该研究结果可为复杂键合丝结构及寿命预测提供参考。

一种V波段高效率5W GaN功率放大器MMIC

基于0.13μm SiC基GaN高电子迁移率晶体管(HEMT)工艺,设计了一款V波段GaN功率放大器单片微波集成电路(MMIC)。该功率放大器MMIC采用三级放大拓扑结构以满足增益需求;使用高低阻抗微带传输线进行阻抗匹配,通过威尔金森功分器/合成器完成功率放大器的末端功率合成;通过对晶体管宽长比的设计与多胞晶体管的合成,实现了功率放大器的高功率稳定工作和高效率输出。经过测试,在59~61 GHz频率范围内,在占空比为20%、脉宽为100μs时,该功率放大器MMIC的饱和输出功率达到37 dBm以上,功率附加效率(PAE)大于21.1%,功率增益大于17 dB;连续波测试条件下输出功率大于36.8 dBm, PAE大于21%。该设计在输出功率和PAE上具有一定的优势。

一种采用激光修调的高精度带隙基准电压源

基于Brokaw带隙基准模型设计了一种高精度、低温漂的基准电压源。采用金属薄膜电阻的低温漂特性降低基准电压的温漂系数,并通过后期的激光修调实现基准电压的高精度输出;采用p型基区电阻的正温漂特性,引入一个正温度系数的二阶电压分量,实现带隙基准电压的二阶曲率补偿,进一步减小输出基准电压的温漂系数。采用双极型工艺完成设计,对电路进行测试。测试结果表明,5~36 V的电源电压范围内可稳定输出2.5 V、3 V的基准电压,输出电压温漂为2.17×10^(-6)/℃,输出电压误差绝对值为0.15 mV,线性调整率为2.85μV/V,输出短路电流为44.35 mA,静态电流为0.68 mA。

基于HTCC和薄膜工艺的微系统封装基板制备技术

随着对微系统轻量化、小型化、高密度和高可靠性的要求越来越高,高集成度的微系统封装基板成为业界关注的焦点。采用多层薄膜工艺与多层高温共烧陶瓷(HTCC)工艺结合的方式制备了微系统封装陶瓷基板。薄膜工艺的布线宽度仅为0.02 mm,线间距仅为0.02 mm,小于多层HTCC基板的0.05 mm线宽和0.085 mm线间距。对多层HTCC与多层薄膜结合制备的基板的可靠性进行了验证,结果符合GJB 548C—2021标准对焊接和键合的指标要求。对关键差分信号的传输性能进行了测试,在DC~40 GHz频段,差分信号的回波损耗≤-10.00 dB,插入损耗≥-2.50 dB,测试结果与仿真结果基本相符。

环栅树状场效应晶体管的电学特性

环栅树状场效应晶体管(GAA-TreeFET)是一种在纳米片结构中引入鳍型内桥沟道的新型环栅器件,可以在相同平面面积上实现更大的驱动电流。基于Sentaurus TCAD数值仿真,构建了TreeFET结构模型,通过改变其内桥宽度(WIB)和内桥高度(HIB),分析了鳍型内桥结构参数对TreeFET电学特性的影响。结果表明,随着内桥宽度的减小,器件短沟道效应得到抑制,纳米片中的电子密度上升。随着内桥高度的增加,器件驱动电流增大,栅控能力增强;然而,内桥高度的增加也导致了载流子的输运路径变长,限制了器件电学性能的优化。所获得的仿真结果和理论分析对TreeFET电学性能的进一步优化以及未来高性能集成电路器件的设计和应用有一定的参考意义。

Ka波段40W功率放大器MMIC的设计和实现

采用0.15μm栅长GaN高电子迁移率晶体管(HEMT)工艺,研制了一款Ka波段大功率、高效率功率放大器单片微波集成电路(MMIC)。电路采用三级放大结构,在输入、输出端采用Lange耦合器进行功率分配和合成,输入匹配网络加入RC稳定结构以提升电路稳定性,末级器件采用改进型电抗式Bus-bar总线合成匹配网络,在保证各路平衡性的同时,调整器件电压和电流波形,提高电路的输出功率和功率附加效率。测试结果表明,在34~36 GHz频带内,放大器MMIC的饱和输出功率达到40 W,功率增益达到18 dB,功率附加效率达到30%。该功率放大器可有效改善毫米波发射系统的信号传输距离和作用精度。

一种用于高性能FPGA的多电平标准I/O电路

为了满足等效系统门数为亿门级现场可编程门阵列(FPGA)的高速率、大吞吐量的数据传输需求,设计了一种用于高性能FPGA的多电平标准I/O电路,输入信号范围为0~2.5 V,单个差分对I/O电路的最高数据传输速率为1.25 Gbit/s。在输入缓冲器中,通过互补自偏置的折叠式放大器和施密特触发器的设计,实现了对单端输入信号、半差分输入信号和全差分输入信号等多种电平标准的兼容。在输出缓冲器中,支持多种驱动电流的输出,并且可设置输出的翻转率,降低了同步开关输出可能引起的噪声。低电压差分信号驱动器采用了预加重电流技术,提高了信号的质量。该I/O电路同时集成了数控阻抗电路,可以实时地精确匹配传输线的阻抗特性,提高了信号的完整性。仿真和实测结果表明,该支持多电平标准的I/O电路能够为高性能FPGA提供灵活、可靠的高速数据传输功能。

电压调控Pt/Fe_(3)O_(4)异质结构磁性能研究

电压调控磁电功能器件具有微型化、低功耗以及超快响应的突出优势,受到学术界与工业界的广泛关注。然而,对于在外加电压作用下离子液体(IL)双电层效应诱导界面电场对磁性能调控的研究却鲜有报道。系统研究了双(三氟甲基磺酰基)二酰亚胺二乙基甲基(2-甲氧基乙基)铵(DEME-TFSI)对Pt/Fe_(3)O_(4)异质结构磁性能的调控机制,通过测量不同电压范围内Pt/Fe_(3)O_(4)异质结构的铁磁共振(FMR)谱线,研究了共振场磁场强度随外加电压的变化规律。实验结果表明,当外加电压达到5 V时,可实现对面外共振场磁场强度达377 Oe(1 A/m=4π×10^(-3)Oe)的调控,并且表现出优异的循环往复性能,这对磁性器件长期稳定使用具有重要意义。其原因是Pt层可以阻止电压调控过程中IL与Fe_(3)O_(4)薄膜之间的不可逆电化学反应的发生。该研究可为基于电压调控磁电耦合器件的开发提供理论参考。

《半导体技术》稿约

《半导体技术》是北大版中文核心期刊、中国科技核心期刊,并被国内外多家数据库收录。本刊以半导体领域中的材料制备和表征、器件结构和技术、集成电路设计与应用、封装与检测、生产设备及产业发展等方面的文章为主。

Ce掺杂Bi_(2)S_(3)/Fe_(2)O_(3)异质结的制备及其光电性能

采用旋涂法与水热法在掺氟二氧化锡(FTO)上制备了Ce掺杂Bi_(2)S_(3)/Fe_(2)O_(3)(Ce-Bi_(2)S_(3)/Fe_(2)O_(3))异质结,对样品的组成、形貌及其光电性能进行了研究分析。结果显示,Ce-Bi_(2)S_(3)/Fe_(2)O_(3)的X射线衍射(XRD)图谱中各衍射峰位与Bi_(2)S_(3)/Fe_(2)O_(3)相似,无新的相产生,但在2θ为24.92°(130)与28.65°(211)的衍射峰强度有所降低,而在2θ为35.65°(110)时有所增强;在Ce-Bi_(2)S_(3)/Fe_(2)O_(3)的X射线能谱(EDS)中发现了Ce元素。光电性能测试结果表明,在模拟太阳光的照射下Ce-Bi_(2)S_(3)/Fe_(2)O_(3)的光电压为0.347 V,比Bi_(2)S_(3)/Fe_(2)O_(3)(0.281 V)提高了23.5%;光电流密度达到2.31 mA·cm^(-2),比Bi_(2)S_(3)/Fe_(2)O_(3)(0.53 mA·cm^(-2))提高了约3.36倍;电化学阻抗谱(EIS)显示,在光照下Ce-Bi_(2)S_(3)/Fe_(2)O_(3)具有最低的界面阻抗,表明Ce-Bi_(2)S_(3)/Fe_(2)O_(3)中的载流子被更有效地分离和转移。

NH3流量调控Ⅴ/Ⅲ比对HVPE生长GaN薄膜的影响

氢化物气相外延(HVPE)法具有生长成本低、生长条件温和、生长速率快等优点,被认为是生长高质量GaN单晶衬底的最有潜力的方法。为了优化HVPE生长GaN的条件,通过改变NH3流量调控Ⅴ/Ⅲ比(NH3流量与HCl流量之比)。通过建立简单的生长模型,对不同Ⅴ/Ⅲ比下GaN薄膜形态变化的机理进行了分析,研究了HVPE生长过程中氮源(Ⅴ族)和镓源(Ⅲ族)不同流量比对结晶质量和表面形貌的影响。实验结果表明,低Ⅴ/Ⅲ比会导致成核密度低,岛状晶胞难以合并;高Ⅴ/Ⅲ比会降低表面Ga原子的迁移率,导致表面高度差异大,结晶质量差。与Ⅴ/Ⅲ比为15.000和28.125相比,Ⅴ/Ⅲ比为21.250时更适合GaN薄膜生长,得到的晶体质量最高。

第十四届中国微纳电子技术交流与学术研讨会会议通知

微纳电子技术涉及电子、机械、物理、化学、生物、医学、材料、制造、测试等多学科领域,是一门多学科交叉渗透和综合的高新技术,是未来技术更新换代和新兴产业发展的重要基础。为进一步推动我国微纳电子技术的快速发展,为大家提供一个了解国内外微纳电子技术最新发展动态的交流平台,"第十四届中国微纳电子技术交流与学术研讨会"定于2021年05月13日—15日在南昌市举行。大会特邀海内外微纳电子技术领域的知名专家、教授及企业代表等作大会主题报告,欢迎海内外广大科研人员、高校师生以及产业界技术研究人员积极参与。

Si_(3)N_(4)覆铜基板的界面空洞控制技术

为满足新一代SiC基功率模块的先进封装需求,研究了Si_(3)N_(4)覆铜活性金属焊接(AMB)基板的界面空洞控制技术,使Si_(3)N_(4)陶瓷与铜箔界面处的空洞率低于1%。选用Ag-Cu-Ti活性金属焊片作为Si_(3)N_(4)覆铜基板的焊料层,其中的活性组分Ti可与Si_(3)N_(4)生成界面反应层TiN,该材料是界面空洞控制的关键。在分析界面空洞形成机理的基础上,以空洞率为指标,对原材料前处理、AMB工艺参数(焊接压力和焊接温度)进行全因子试验设计(DOE)及方差分析,得到最佳的参数组合为:化学法与还原法相结合的原材料前处理方式,焊接压力约2 N,焊接温度900℃。通过原材料前处理和AMB工艺优化的界面空洞控制技术,研制出界面空洞率小于1%的Si_(3)N_(4)覆铜基板,能够满足SiC基功率模块封装基板的高可靠应用需求。

纳米氧化锌传感器的研究进展

ZnO是一种带隙宽度约为3.0 eV的Ⅱ-Ⅵ族n型半导体材料,其具有优异的光学性能、压电性能和电化学性能,广泛应用于传感器、太阳电池和催化净化等领域。介绍了目前纳米ZnO的主要制备方法,包括水热法、电化学沉积法和磁控溅射法,分析对比了每种制备方法的优缺点。着重介绍了纳米ZnO材料在气体、生物以及光电传感器领域的研究进展,概括了制约纳米ZnO传感器件发展的影响因素。高性能纳米ZnO材料不仅在传感领域将会有良好的应用前景,而且能促进光电、医疗以及工业生产等行业的快速发展。最后,对纳米ZnO传感器目前所面临的挑战和未来的发展趋势进行了展望和总结。

特高压晶闸管的焊接技术

详细分析了现有技术中半导体芯片与阳极钼片欧姆接触技术的优缺点,提出了一种全新的特高压晶闸管焊接技术。采用特殊的焊料,利用金属原子间微扩散键合的原理,将半导体芯片与钼片牢固地焊接在一起,形成良好的欧姆接触。采用欧姆接触技术制备了两种不同结构的样品,并对其进行电性能测试和可靠性试验。结果表明,与采用压接技术的样品相比,采用欧姆接触技术的样品在流过相同的电流（8 000 A）时,具有更小的通态压降（2. 423 V）和更小的热阻值（0. 004 66 K·cm^2/W）,晶闸管性能和可靠性得到全面提高。采用此技术研制的6英寸（1英寸=2. 54 cm） 5 500 A/8 500 V特高压焊接技术晶闸管已成功应用于我国某特高压直流输电工程中。

适用于高密度封装的失效分析技术及其应用

高密度封装技术在近些年迅猛发展,同时也给失效分析过程带来新的挑战。常规的失效分析手段难以满足结构复杂、线宽微小的高密度封装分析需求,需要针对具体分析对象对分析手法进行调整和改进。介绍了X射线、计算机辅助层析成像（CT）技术、微探针和多方法联用等失效分析技术,分析了其原理和适用于高密度封装的优势。并结合两个高密度封装失效分析案例,具体介绍了其在案例中的使用阶段和应用方法,成功找到失效原因。最后总结了各方法在高密度封装失效分析中应用的优势、不足和适用范围。

考虑热效应的IGBT热网络模型建模方法

功率器件结温预测对于器件的寿命评价具有重要意义,而材料的热效应是影响结温预测结果的关键因素之一。基于此,提出了一种考虑热效应的绝缘栅双极型晶体管(IGBT)热网络模型建模方法,可提高IGBT结温预测的准确性。采用经典Foster与Cauer热网络模型转换方法,获取IGBT各层结构热阻和热容,建立芯片Si热阻-温度的函数模型,对比模型计算值与实验结果,验证了热阻-温度函数建模方法的合理性与准确性。最后基于Multisim平台建立了新型IGBT Cauer热网络模型,实现热效应耦合下结温的实时预测。仿真结果表明,随着环境温度升高和IGBT功耗增大,材料热效应对结温预测影响就越大,此时新Cauer模型仿真结果更具有参考价值,可为功率器件寿命评价提供更可靠的数据支持。

一种基于TSV和激光刻蚀辅助互连的改进型CIS封装

提出了一种基于硅通孔(TSV)和激光刻蚀辅助互连的改进型CMOS图像传感器(CIS)圆片级封装方法。对CIS芯片电极背部引出的关键工艺,如锥形TSV形成、TSV绝缘隔离、重布线(RDL)等进行了研究。采用低温电感耦合等离子体增强型化学气相淀积(ICPECVD)的方法实现TSV内绝缘隔离;采用激光刻蚀开口和RDL方法实现CIS电极的背部引出;通过采用铝电极电镀镍层的方法解决了激光刻蚀工艺中聚合物溢出影响互连的问题,提高了互连可靠性。对锥形TSV刻蚀参数进行了优化。最终在4英寸(1英寸=2.54 cm)硅/玻璃键合圆片上实现了含有276个电极的CIS圆片级封装。电性能测试结果表明,CIS圆片级封装具有良好的互连导电性,两个相邻电极间平均电阻值约为7.6Ω。

非开关式电学法实时测量快恢复二极管瞬态温升

快恢复二极管(FRD)工作条件下,结温的实时测量和监控问题始终是个难题。利用脉冲大电流消除结自升温,测量校温曲线,然后基于该校温曲线利用非开关式电学法实现实时测量FRD的瞬态温升。对比了非开关式电学法,红外法以及开关式电学法三种方法测量的瞬态温升曲线。结果表明,在1 W功率下,TO-247-2L封装型的FRD非开关式电学法测量结温的稳态温升为42℃,比开关式电学法及红外法分别高1.2%和2.4%。结果证明,非开关式电学法可以准确地测量器件温升,解决了实时测温的问题,可以避免开关式电学法由于电流切换所造成的结温误差。

沟槽肖特基器件Si深槽刻蚀工艺

深硅刻蚀工艺是制造沟槽肖特基器件的关键技术。Si深槽的深度影响肖特基反向击穿电压,深槽的垂直度影响多晶Si回填效果,侧壁平滑度及深槽底部长草现象对器件的耐压性能影响显著。采用SF6/O2常温刻蚀工艺刻蚀Si深槽。研究了工艺压力、线圈功率、SF6/O2比例以及下电极功率等参数对沟槽深度均匀性和垂直度的影响。得到了使Si深槽形貌为槽口宽度略大于槽底,侧壁光滑,且沟槽深度均匀性为2.3%左右的工艺条件。利用该刻蚀工艺可实现沟槽多晶Si无缝回填。该工艺条件成功应用于沟槽肖特基器件制作中,反向击穿电压达到58 V,反向电压通48 V,漏电流为11.2μA,良率达到97.55%。