基于MQTT协议的智能家居模块化拓展系统

为增强智能家居系统的便捷性,不破坏原有智能家居系统的结构便可增加新用户、新终端设备,设计了一种基于MQTT协议的智能家居模块化拓展系统。系统选用MQTT协议统一管理网关和用户,网关选用STM32F103RCT6作为微处理器统一管理终端设备。同时,云平台、微信小程序、网关通信选用MQTT协议实现远程传输,实现应用端微信小程序对家居设备状态可视化展示和控制管理的功能。实验结果表明,增加新用户、新终端设备操作简单,经济高效,为用户节省了大量资金。

基于二维半导体的图像传感器

图像传感器作为获取视觉信息的重要器件,可将感知到的光信号转换为电信号进行输出。目前,基于互补型金属氧化物半导体构建的图像传感器制造技术已相当成熟。然而,在某些特定的应用场景下,对微型化和多功能的图像传感器的需求仍待解决。面对此挑战,结合二维半导体丰富的材料体系及优异的光电特性,以及器件向微型化和多功能化发展的趋势,基于二维半导体的图像传感器在微型化和高集成度方面显示出巨大潜力,为图像传感器领域的发展带来了新机遇。本文首先介绍了二维半导体的带隙特性及其对应的光谱响应波段范围,展示了基于二维半导体的单像素成像技术;接着,阐述了如何利用二维半导体原子排布呈面内各向异性的特征,成功构筑了偏振敏感的图像传感器;最后,探讨了随着大面积二维半导体材料生长技术的不断成熟,如何进一步实现基于二维半导体像素阵列图像传感器的构筑。

一款高效率宽输入电压边界导通模式反激变换器

本文提出了一款高效率、宽输入电压的边界导通模式反激变换器结构。为了防止负载切换过程中芯片过压和欠压,提出了一种由电流调节电路(CRC)与自适应频率控制电路(AFCC)组成的新型模式切换环路,实现了芯片在不同模式之间的平滑切换,提高了负载的瞬态响应和转换效率;通过在环路中引入电流调节控制技术,减小了低纹波突发模式(LRBM)下的原边充电电流和输出最小负载电流,从而减小轻负载下的开关频率,降低功耗。基于0.18μmBCD工艺,实现了电路设计和版图设计,芯片面积为1.48×2.5mm^(2)。仿真结果表明,变换器在输入电压为3~32V、输出电压为5V时,轻、重负载切换过程中的输出电压瞬态响应最大变化为6%,峰值转换效率为88.6%。

CAN总线错误检测系统设计与分析

为尽早发现CAN总线上数据传输时发生的错误、及时修复故障节点,设计了一种以FPGA为核心控制器的CAN总线错误检测系统。系统使用Verilog硬件描述语言编写CAN控制器,实现CAN总线协议的解析功能。分析总线上发生错误的类型,能够对位错误、填充错误、校验错误、格式错误和应答错误进行检测。检测结果以固定格式封装于UDP数据段,通过UDP驱动程序发送至上位机进行显示。模拟CAN通信环境对系统进行测试,结果表明,系统能够正确检测出CAN总线上发生的错误,对保障总线通信的稳定性方面具有一定的应用价值。

基于横向耦合和正交耦合的基片集成波导超宽阻带滤波功分器

基片集成波导滤波功分器在通信系统中的应用逐渐广泛。与传统波导谐振器相同,基片集成波导谐振器含有多个传输模式,导致基片集成波导滤波器的宽阻带特性很难实现。本文设计了一种由电激励实现的超宽阻带基片集成波导滤波功分器。具体地,提出了一种基于电磁交替耦合拓扑的四阶基片集成波导滤波功分器,具有电输入和电输出端口。横向耦合通过谐振腔侧边开窗实现磁耦合,纵向耦合通过在相邻两腔之间的耦合窗口中蚀刻S槽线实现电耦合。通过正交传输路径可以抑制多个高阶模式,仿真和测量结果表明,阻带带宽分别大于9f 0和3.1f 0范围,该中心频率为35.5 GHz的滤波功分器的带外抑制效果优于-20 dB。上述方法经实物验证,试验结果与仿真结果吻合。

高能效视觉SLAM硬件加速器设计

随着计算机视觉技术的不断迭代和发展,以计算机视觉技术为核心的智能应用和设备逐渐在人们的日常生活和工作中扮演越来越重要的角色。其中,基于视觉的同步定位与建图技术(Simultaneous Localization and Mapping,SLAM)在机器人、无人机、自动驾驶等领域中被广泛应用,上述领域需要视觉SLAM技术为其提供精准的定位信息,以实现其精确建图和自主导航功能。然而,由于视觉SLAM算法本身的特性,计算量极大,数据依赖性极高,导致其在传统的硬件平台(CPU或GPU)上运行时,难以满足前述边缘端应用场景对实时性和低功耗的需求,成为限制视觉SLAM技术被广泛应用的关键因素。为了解决这一问题,本文基于算法与硬件协同设计的优化策略,针对ORB特征提取和匹配算法提出了一种面向视觉SLAM的高能效专用加速器,通过多种硬件设计技术提高计算性能和能效,包括基于数据依赖关系解耦的多层次并行计算技术、基于多尺寸存储桶的数据存储技术和像素级对称-轻量化描述子生成和方向计算策略。提出的视觉SLAM加速器在Xilinx ZCU104上进行了测试和验证。与ORB SLAM2的算法精度对比,本加速器的精度在5%以内,帧率提升至108 fps,与同期其他硬件加速器相比,查找表使用降低了32.7%,FF使用降低了41.17%,同时帧率提升了1.4倍和0.74倍。

NLDMOS器件单粒子效应及Nbuffer加固

提出了一种漂移区具有Nbuffer结构的N型横向扩散金属氧化物半导体(NLDMOS)结构,以提高器件抗单粒子烧毁(single-event burnout,SEB)能力。通过TCAD仿真验证了该结构的电学和抗单粒子特征。在不改变器件性能的前提下,18 V NLDMOS SEB触发电压由22 V提高到32 V,达到理论最大值,即器件雪崩击穿电压。具有Nbuffer结构的NLDMOS器件可以抑制单粒子入射使得器件寄生三极管开启时的峰值电场转移,避免器件雪崩击穿而导致SEB。此外,对于18~60 V NLDMOS器件的SEB加固,Nbuffer结构依然适用。

Flash片内数据的高速回读系统设计

针对导弹飞行后数据记录装置的部分接口受损而无法顺利回读飞行数据的问题,研发了可以高速回读存储芯片片内数据的Flash读写设备,在FPGA内置的LVDS收发器基础上利用Aurora协议设计了每通道速率可达1.5625 Gb/s的高速并行收发链路,以及在串/并转换的基础上设计了传输速度较慢的备用串行读数链路。系统实现了高速读数接口和备用读数接口皆可顺利将Flash芯片片内的数据无丢帧地回读传输至测试台进行评估、分析、利用,具有硬件设计简单、回读数据方便快捷的特点。

导弹储运包装箱低功耗智能监控设备设计

设计了一套低功耗智能监控设备,用于对导弹储运包装箱箱内环境参数进行智能化监控。以ST低功耗芯片STM8L152C8T6为处理器,依托MEMS传感器对导弹储运包装箱箱内的气压、温度、湿度以及振动冲击等关键参数进行监测,并对箱内产品的生产、服务、运输等履历信息进行记录,通过多种通信方式实现数据和监控指令的实时传输。同时,采用低功耗软硬件设计思路实现设备超低功耗运行。实验结果表明,智能监控设备可实现长距离运输、恶劣存储环境下的储运包装箱箱内环境参数的全自动实时监控,通过智能监控设备构成的区域局域网节点间通信距离大于200 m,单次使用寿命大于1年。

航天集成电路技术发展及思考

航天集成电路技术是航天工程的核心基础技术,其长期持续发展是我国向航天强国迈进的关键。本文介绍了国际集成电路发展情况、航天集成电路发展趋势、美欧等国家航天集成电路发展思路,以及我国航天集成电路发展现状,阐述了对我国航天集成电路发展的几点思考。

一款0.16 mm^(2)基于180 nm CMOS采用全局去偏斜的半速率8×2.5 Gb/s时钟转发架构接收机

在时钟转发架构的高速有线通信接收机中,需要去偏斜电路实现时钟与数据之间的最佳采样关系,并保证多路数据的同步。本文提出了一种全局去偏斜方案,仅采用一路数据与时钟进行对齐,并通过时钟延时匹配与分布技术实现多路数据同步,减小了各通道独立去偏斜方案带来的功耗与面积开销。所提出的接收机由8路数据通道、1路半速率转发时钟通道与基于延迟锁定环路的全局去偏斜电路构成。基于180 nm CMOS工艺,在2.5 Gb/s数据率下,可去除输入时钟与数据任意偏斜,得到位于数据中心的采样相位,同时具有时钟占空比校准能力。在1.8 V电源电压下,所提出的接收机总功耗为187 mW,总面积为0.16 mm^(2),对比各通道独立去偏斜方案,功耗和面积开销分别节约了45.2%与62.8%。

基于AT697和FPGA的星载仪器管理与温控系统设计

提出了一种以ATMEL公司(已被Microchip收购)的32位SPARC V8结构的处理器AT697为核心,利用FPGA进行接口扩展的高效仪器管理系统设计方案,优化了卫星载荷复杂系统的测控与温控管理设计。该设计主要实现了载荷系统的测控管理,包括卫星测控通信、单机测控管理、载荷温控、时间校准、指令处理及接口控制。该系统具备快速指令响应和高可靠性通信能力,并能够高效并行处理数据,从而增强了整体的稳定性、可靠性和高效性。

基于改进智能优化算法的自主导航物流小车路径决策方法

针对目前多自主导航小车(Automatic guided vehicles,AGV)物流系统实现过程复杂、路径规划以及调度性能差等问题,提出了一种基于信息物理系统(Cyber physical system,CPS)的多AGV路径规划与调度控制方法,设计了包含物理感知层、网络传输层和控制层的AGV物流系统架构,建立了通过时间参数反映货物不平衡状态的虚拟路径网络模型。提出了一种考虑时间约束的改进A算法的多AGV路径规划方法,还提出一种基于列表的调度控制算法以避免多AGV碰撞与冲突问题。在实验环节,以仿真模拟系统对所提方法进行测试。实验结果表明,所提方法的分拣效率约为D规划的1.3倍,约为A规划的1.79倍。此外,平均停车时间、死锁时间、平均全局路径占用率、平均规划时间等指标验证了所提算法具有应用更轻、更高效的优势,该方法具有广阔的应用前景。

一种基于模式布线的柔性电路板布线规划算法

为解决柔性电路板整板自动化布线算法布线效率低、布线效果较差的问题,提出基于模式布线的柔性电路板布线规划算法,采用模式布线近似拟合详细布线,缩小详细布线和布线规划之间的精度误差。同时,根据人工经验设计4种布线模式和若干扇出模式,模拟扇出区内部资源分配和扇出区间排列组合可能出现的情况。针对层分配问题,设计了根据当前布线结果以及未来对其他线网的影响综合评价的层分配算法,针对通道区不允许打孔的约束,根据通道连接扇出区的位置顺序求得通道内布线线网拓扑不交叉序列,并作为分割线上过点位置排列顺序约束。最后,综合比较每个模式下的结果,选择代价最小的结果作为最终布线规划的结果。使用多个工业用例进行测试,实验结果表明,与已有柔性电路板布线规划算法相比,本文布线规划算法可以提升详细布线效率和布线结果。

基于FPGA+ARM的异构列车数据交互系统

本文设计并实现了基于FPGA的主机与ARM端的数据通信接口。其中,FPGA实现了与主机交互的PCIe接口功能以及与ARM交互的FMC接口功能。本文完成了PCIe接口和FMC接口传输性能测试,同时也进行了主机与ARM的数据回环测试。测试结果表明,本文设计满足了整体的系统设计指标要求,其中PCIe1.0接口速率可达820 MB/s。

基于FPGA的LVDS转以太网接口的测试工装

在应用风洞试验对某结构模型进行动态测试时,需要用数据记录仪对多次试验过程的状态信息进行存储记录以及回读分析。数据记录仪的接口为LVDS接口,为了方便在地面阶段用上位机对记录仪进行指令下发以及回读测试,设计了一款LVDS转以太网的测试工装。此装置采用FPGA作为主控芯片,以8B/10B编解码的方式对LVDS线路的信号进行传输稳定性处理,通过以太网接口与上位机进行通信。记录仪的数据经LVDS传输至FPGA中的RAM,采用双RAM缓存提高传输效率,随后将RAM中的数据封装为以太网UDP/IP帧格式,在UDP协议的基础之上通过双RAM交替缓存实现指令-数据的“握手”操作,并使用CRC校验以及数据重传的方式降低传输过程中的误码率,最后通过物理层芯片发送至上位机。经验证,LVDS+FPGA+以太网的数据传输是可行的,具有良好的稳定性和可靠性,可应用于实际工程。

智能机器人同步定位与建图专用芯片研究综述

机器人是新质生产力的革命性引擎,正在重塑人类的生活和工作。同步定位与建图技术(Simultaneous Localization And Mapping,SLAM)能够使机器人在未知环境中自主导航并构建周围环境的地图,是自主移动机器人实现智能化的基石。然而,SLAM算法复杂且运算量大,基于通用芯片方案实现存在延时长、功耗高的问题,不能满足自主移动机器人,尤其是小型、微型、纳型机器人的实时性、体积和功耗需求。因此,设计专用芯片加速计算密集的SLAM算法在近年来受到学术界和产业界的高度关注。本文首先从SLAM技术的基本概念和应用场景出发介绍了SLAM算法需要硬件加速的必要性,接着从算法和专用芯片设计两个角度出发梳理了SLAM技术的研究现状与发展趋势,接着重点讨论了SLAM专用芯片研究的技术挑战与解决方案,对未来发展给出了建议。

处理器可信执行区漏洞挖掘技术进展

处理器可信执行技术是解决敏感信息保护的一种可行方案,通过对敏感信息程序提供一个安全的隔离运行环境,实现信息安全和隐私保护。然而,处理器的可信执行技术面临着攻击的威胁。为了让研究人员系统地了解处理器可信执行技术漏洞挖掘研究,首先介绍AMD SEV、Intel SGX、ARM TrustZone等可信执行技术;接着详细阐述不同处理器平台下的可信执行技术漏洞挖掘研究方法;最后展望了处理器可信执行技术在工业控制领域的潜在应用,并指出研究的发展方向。

敏捷开发的SM4算法FPGA实现与优化

本文使用敏捷开发技术设计并改进了SM4算法,在Xilinx FPGA平台完成了实现和验证。针对SM4算法关键路径长、吞吐量较低的缺点,将32个寄存器构成的寄存器组插入轮函数计算过程作为缓存区,采用流水线的方式缩短关键路径和优化S盒模块结构,从而大幅提升了工作频率和吞吐量,分别达到340 MHz和1.2 Gbit/s。同时采用新型高级硬件描述语言BSV进行开发,大幅降低了设计复杂度。与采用Verilog的设计相比,在硬件开销差距不大的情况下性能提升了40%,复杂度降低了60%;与较早前方案相比,资源开销降低了70%,性能提升了1倍,具有较高的应用价值。

面向投票类AI分类器的零冗余存储器容错设计

投票类分类器广泛应用于多种人工智能(Artificial Intelligence,AI)场景,在其电路系统中,用于存储已知样本信息的存储器易受到辐射、物理特性变化等多种效应影响,引发软错误,继而可能导致分类失败。因此,在高安全性领域应用的AI分类器,其存储电路需要进行容错设计。现有存储器容错技术通常采用错误纠正码,但面向AI系统,其引入的冗余会进一步加剧本就面临挑战的存储负担。因此本文提出一种零冗余存储器容错技术,采用纠正错误对分类结果的负面影响而非纠正错误本身的设计思想,利用错误造成的数据翻转现象恢复出正确的分类结果。通过对k邻近算法进行实验验证,本文提出的技术在不引入任何冗余的情况下可达到近乎完全的容错能力,且相比于现有技术,节省了大量硬件开销。